一种半导体器件的制造方法

摘要

本发明实现可减少隧道绝缘膜中的电荷陷阱发生量或漏电流发生量的非易失性存储单元。非易失性存储单元具备有：包括越靠近元件隔离绝缘膜3膜厚越变厚部分的隧道绝缘膜4，设于隧道绝缘膜4之上的浮栅电极5、6，设于浮栅电极5、6上方的控制栅电极7，以及设于控制栅电极7与浮栅电极5、6之间的电极间绝缘膜8。

主权项

1. 一种半导体器件制造方法，该半导体器件具有半导体衬底；设于所述半导体衬底表面上、由元件隔离沟及元件隔离绝缘膜构成的元件隔离区；设于所述半导体衬底之上的非易失性存储单元，该非易失性存储单元包括隧道绝缘膜，设于所述隧道绝缘膜之上的浮栅电极，设于所述浮栅电极上方的控制栅电极，和设于所述控制栅电极与所述浮栅电极之间的电极间绝缘膜，该制造方法的特征是包括：在所述半导体衬底之上顺序形成成为所述隧道绝缘膜的绝缘膜、成为所述浮栅电极的半导体膜的工序；蚀刻所述半导体膜、成为所述隧道绝缘膜的绝缘膜和所述半导体衬底，形成所述元件隔离沟的工序；以及在水蒸气气氛中，使所述浮栅电极、所述隧道绝缘膜和所述半导体衬底退火的工序。