| 主权项 |
1.一种减小矽化钨晶粒之方法,包含步骤:(a)提供一半导体基材;(b)形成一第一矽化钨层于该半导体基材上;(c)形成一第一中间层于该第一矽化钨层上;以及(d)形成一第二矽化钨层于该第一中间层上;其中,该第一矽化钨层、该第一中间层以及该第二矽化钨层定义一矽化钨多层结构,藉此,可降低矽化钨晶粒的大小。2.根据申请专利范围第1项之方法,其中于步骤(d)之后更包含步骤:(e)形成一第二中间层于该第二矽化钨层上;以及(f)形成一第三矽化钨层于该第二中间层上。3.根据申请专利范围第1或2项之方法,其中该第一中间层系由矽或者钨二者其中之一所组成。4.根据申请专利范围第1项之方法,其中该第一中间层的厚度约为该矽化钨多层结构之厚度的五分之一至二分之一。5.根据申请专利范围第2项之方法,其中该第二中间层系由矽或者钨二者其中之一所组成。6.根据申请专利范围第2项之方法,其中该第一中间层以及该第二中间层的厚度各约介于十至二十埃之间。7.根据申请专利范围第1或2项之方法,其中该半导体基材更包含一多晶矽层,且该第一矽化钨层系形成于该多晶矽层上。8.根据申请专利范围第7项之方法,其中该多晶矽层与该矽化钨多层结构形成一闸极的导电层。9.根据申请专利范围第1项之方法,其中该第一矽化钨层中矽比钨含量的比例高于该第二矽化钨层中矽比钨含量的比例。10.根据申请专利范围第2项之方法,其中该第一矽化钨层中矽比钨含量的比例高于该第二以及第三矽化钨层中矽比钨含量的比例。11.根据申请专利范围第1之方法,于步骤(d)之后更包含一热处理的步骤。12.根据申请专利范围第2之方法,于步骤(f)之后更包含一热处理的步骤。13.根据申请专利范围第11或12项之方法,其中该热处理的温度大于摄氏一千度。14.一种矽化钨多层结构,包含:(a)一半导体基材;(b)一第一矽化钨层位于该半导体基材上;(c)一第一中间层位于该第一矽化钨层上;以及(d)一第二矽化钨层位于该第一中间层上;其中,该第一矽化钨层、该第一中间层以及该第二矽化钨层定义一矽化钨多层结构。15.根据申请专利范围第14项之结构,更包含:(e)一第二中间层位于该第二矽化钨层上;以及(f)一第三矽化钨层位于该第二中间层上。16.根据申请专利范围第14或15项之结构,其中该第一中间层系由矽或者钨二者其中之一所组成。17.根据申请专利范围第14项之结构,其中该第一中间层的厚度约为该矽化钨多层结构之厚度的五分之一至二分之一。18.根据申请专利范围第15项之结构,其中该第二中间层系由矽或者钨二者其中之一所组成。19.根据申请专利范围第15项之结构,其中该第一中间层以及该第二中间层的厚度各约介于十至二十埃之间。20.根据申请专利范围第14或15项之结构,其中该半导体基材更包含一多晶矽层,且该第一矽化钨层系形成于该多晶矽层上。21.根据申请专利范围第20项之结构,其中该多晶矽层与该矽化钨多层结构形成一闸极的导电层。22.根据申请专利范围第14项之结构,其中该第一矽化钨层中矽比钨含量的比例高于该第二矽化钨层中矽比钨含量的比例。23.根据申请专利范围第15项之结构,其中该第一矽化钨层中矽比钨含量的比例高于该第三矽化钨层中矽比钨含量的比例。24.一种矽化钨晶粒双层结构,包含:(a)一半导体基材;(b)一第一矽化钨晶粒层位于该半导体基材上;以及(c)一第二矽化钨晶粒层位于该第一矽化钨晶粒层上。25.根据申请专利范围第24项之结构,其中该半导体基材更包含一多晶矽层,且该第一矽化钨晶粒层系形成于该多晶矽层上。26.根据申请专利范围第25项之结构,其中该多晶矽层与该第一矽化钨晶粒层以及该第二矽化钨晶粒层形成一闸极的导电层。27.根据申请专利范围第24项之结构,其中该第一矽化钨晶粒层中矽比钨含量的比例高于该第二矽化钨晶粒层中矽比钨含量的比例。图式简单说明:图1例示一典型的多晶矽化金属闸极结构图。图2a例示先前技术形成矽化钨层的方法。图2b例示根据先前技术方法所形成的大晶粒矽化钨。图3a例示根据本发明一较佳实施例形成小晶粒矽化钨的方法。图3b例示根据图3a所例示之方法所形成的小晶粒矽化钨。图4a例示根据本发明另一较佳实施例形成小晶粒矽化钨的方法。图4b例示根据图4a所例示之方法所形成的小晶粒矽化钨。 |
