| 主权项 |
1.一种制造时频元件的方法,其中该时频元件具有一基板,该基板包括形成有一电路布局之一底壁、及环绕该底壁周缘并向上延伸之一侧壁,且该底壁与该侧壁相配合界定出具有一开口之一容置空间,该电路布局在该底壁面对该容置空间之一顶面上形成有复数接脚,该方法包含步骤:(a)将一具有复数接点之晶片由该开口置入该容置空间,且将该晶片之各该复数接点与该基板底壁之各该对应接脚电性连接;(b)在一真空环境下,将一振荡子之一端与该晶片相对应且电性连接地设置在该基板之侧壁上;(c)在该真空环境下,以一封盖封闭已设置该振荡子及该晶片之该基板的上述开口,藉此保持该容置空间于一真空气密状态。2.如申请专利范围第1项所述之制造时频元件的方法,其中,该步骤(b)与步骤(c)间,更包含下列步骤:(d)输入一测试信号至该晶片,使其驱动该振荡子振荡;及(e)测量该振荡子之振荡频率,并与一预定振荡频率比较,依测量结果沈积至/蚀刻自该振荡子曝露于该开口之一曝露表面,以微调该振荡子之质量。3.依据申请专利范围第2项所述之制造时频元件的方法,其中该步骤(e)系以物理气相沈积(PVD)法,沈积复数粒子至该振荡子之该曝露表面以增加该振荡子之质量,藉此降低该振荡子之振荡频率。4.依据申请专利范围第2项所述之制造时频元件的方法,其中该步骤(e)系以乾式蚀刻法,蚀去该曝露表面之复数粒子,减少该振荡子之质量,藉此提高该振荡子之振荡频率。5.如申请专利范围第1项所述之制造时频元件的方法,其中,该步骤(a)更包含下列次步骤:(a1)以覆晶方法将该等晶片之接点与该等基板之接脚电性连接;(a2)在该晶片与该基板间填入一胶体。6.一种时频元件,包含:一基板,具有一底壁及一自该底壁之一周缘向上延伸之侧壁,该底壁与该侧壁相配合界定出具有一开口之一容置空间,且该底壁形成有一电路布局,该电路布局在该底壁面对该容置空间之一顶面上形成有复数接脚;一封盖,连接于该侧壁上远离该底壁之一端且封闭该容置空间之开口,该容置空间内系一大约真空或真空之气密状态;一晶片,设置在该容置空间内,该晶片具有一振荡电路,及复数与该等接脚相对应之接点;一振荡子,与该晶片上下相对应地设置在该容置空间内,且该振荡子是与该晶片之振荡电路互相电性连接;及一频率微调粒子层,形成在该振荡子之表面上,该频率微调粒子层包含复数彼此间隔之粒子,以增加该振荡子之质量,藉此降低该振荡子之振荡频率。7.如申请专利范围第6项所述之时频元件,其中,该频率微调粒子层材料,系选自下列之一金属:金、银、铬及铝或上述两个以上金属之组合物。图式简单说明:第一图是一习知之时频元件的电路示意图;第二图是一立体图,说明该习知之时频元件的结构;第三图是一流程图,说明本发明时频元件之制造方法;第四图是一剖面图,说明将一晶片置入一基板内之情况;第五图是一部分放大图,说明晶片之接点与基板上之接脚藉由一凸块相互连接的情况;第六图是一剖面图,说明在该基板被置入该晶片后,在该基板之一侧壁上连接一振荡子的情况;第七图是一剖面图,说明沈积复数粒子在该振荡子上的情况;及第八图是一剖面图,说明以一封盖封闭该基板以制成一时频元件的情况。 |
