| 主权项 |
1.一种半导体晶片之堆叠构造,其包括有:一基板,其设有一上表面及一下表面,该上表面形成有复数个第一连接点,该下表面设有复数个第二连接点及讯号输出点,且其两侧皆设有由上表面贯通至下表面之镂空槽,其中该复数个第一连接点及复数个第二连接点分别电连接至复数个讯号输出点;一下层半导体晶片,其两侧各设有焊垫,其系固定于该基板之上表面,使其两侧之焊垫分别由该基板两侧之镂空槽露出;复数条第一导线,其设有一第一端点及一第二端点,该复数条导线系位于该基板之镂空槽内,其第一端点电连接于下层半导体晶片之焊垫上,而第二端点电连接于该基板之第二连接点上;及一上层半导体晶片,其上设有复数个焊垫,该上层半导体晶片系背对背地叠设于该下层半导体晶片上,使其上之复数个焊垫露出,并藉由复数条第二导线电连接至该基板之第一连接点。2.如申请专利范围第1项所述之半导体晶片之堆叠构造,其中该基板之下表面设有复数个金属球电连接至该讯号输出点。3.如申请专利范围第1项所述之半导体晶片之堆叠构造,其中一封胶体系包覆住该下层半导体晶片、上层半导体晶片、及复数条第二导线。4.如申请专利范围第1项所述之半导体晶片之堆叠构造,其中一封胶体系包覆住该基板之镂空槽,用以保护该复数条第一导线。图式简单说明:图1为习知一种半导体晶片之堆叠构造的示意图。图2为另一习知半导体晶片之堆叠构造的示意图。图3为本创作半导体晶片之堆叠构造的示意图。 |
