发明名称 具有凸起的结区域的PMOS晶体管
摘要 本发明公开了一种具有凸起的结区域的PMOS晶体管。由器件的结区域中的与衬底的表面处于非同面的关系的硅合金材料提供了PMOS晶体管沟道区域中的最优应变。选择硅合金材料、硅合金材料的尺寸以及硅合金材料与衬底表面的非同面的关系,使得硅合金材料的晶格间距和衬底的晶格间距之间的差异引起衬底表面下方以及衬底表面上方的硅合金材料中的应变,以在衬底沟道中产生最优的硅合金引起的应变。此外,可以选择非同面的关系,使得由形成在硅合金材料上方的具有不同晶格间距的层所引起的任何应变对沟道区域中的应变的影响减小。
申请公布号 CN100449780C 申请公布日期 2009.01.07
申请号 CN200410050187.2 申请日期 2004.06.25
申请人 英特尔公司 发明人 马克·T·伯尔;塔希尔·加尼;斯蒂芬·塞亚;凯扎德·米斯特里;克里斯托弗·P·奥特;马克·阿姆斯特朗;基思·E·扎瓦兹基
分类号 H01L29/78(2006.01);H01L27/092(2006.01);H01L21/336(2006.01);H01L21/8234(2006.01);H01L21/8238(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 永新专利商标代理有限公司 代理人 王英
主权项 1.一种装置,包括:衬底;第一器件,所述器件包括处于所述衬底表面上、在所述衬底的由第一阱所限定的区域中的栅电极,以及邻接所述第一器件的所述栅电极的位于所述衬底中的第一结区域和第二结区域;和单晶硅合金材料,所述硅合金材料被置于所述第一结区域和所述第二结区域中的每一个之中,其中所述单晶硅合金材料的晶格间距不同于所述第一阱的材料的晶格间距,并且其中所述第一结区域的表面和所述第二结区域的表面与所述衬底的所述表面处在非同面的关系中;第二器件,所述第二器件与所述第一器件互补,并包括由所述衬底的第二阱的材料的掺杂部分所限定的结区域,所述第二阱的所述材料的导电类型与所述第一阱的导电类型不同;以及刻蚀停止层,所述刻蚀停止层保形地布置在所述衬底、所述第二器件上,但不布置在所述第一器件上,其中所述刻蚀停止层覆盖所述第二器件的暴露表面,并且引起所述第二器件中的拉伸应力。
地址 美国加利福尼亚州