| 主权项 |
1.一种半导体装置,其系具备有至少一种MOSFET,而该MOSFET,系具有配设于半导体基板主面上的闸极绝缘膜、和配设于上述闸极绝缘膜上的闸极者,上述闸极绝缘膜包含有:第1类二层膜,为氧化矽膜和氧氮化矽膜的二层膜,且至少在一层上含有重氢原子,或者,第2类二层膜,为氮化矽膜和氧氮化矽膜的二层膜,且至少在一层上含有重氢原子;其中上述第1类二层膜系在氧化矽膜上叠积有氧氮化矽膜,上述第2类二层膜系在氧氮化矽膜上叠积有氮化矽膜的结构,上述第1类二层膜的上述氧氮化矽膜的厚度要比上述氧化矽为厚,上述第2类二层膜的上述氧氮化矽膜的厚度要比上述氮化矽膜为厚。2.如申请专利范围第1项之半导体装置,其中上述第1类及第2类二层膜分别在各自之第1和第2层中含有重氢原子。3.如申请专利范围第1项之半导体装置,其中上述半导体装置具有所加最大电压各不相同的多个功能块,上述至少一种MOSFET为上述闸极绝缘膜的厚度不同的多个种类的MOSFET,上述多个种类的MOSFET分别按照上述闸极绝缘膜的厚度配设于上述多个功能块上,配设成能耐受上述所加最大电压。4.如申请专利范围第1项之半导体装置,其中上述至少一种MOSFET还具有:上述闸极绝缘膜及上述闸极的叠积体;部分地覆盖在该叠积体外侧的上述半导体基板的上述主面上的被覆绝缘膜;以及覆盖上述被覆绝缘膜的侧壁绝缘膜,而上述被覆绝缘膜含有重氢原子。5.如申请专利范围第4项之半导体装置,其中上述被覆绝缘膜为氧化矽膜。6.如申请专利范围第4项之半导体装置,其中上述被覆绝缘膜为氧氮化矽膜7.一种半导体装置,其系具备有MOSFET,而该MOSFET系具有:闸极绝缘膜,配设于由配设在半导体基板主表面内的元件隔离绝缘膜所限定的活性区域上;以及配设于上述闸极绝缘膜上的闸极者,上述元件隔离绝缘膜系包含有:配设于上述半导体基板的主表面内的沟渠;配设于上述沟渠的内壁处且含有重氢原子的内壁绝缘膜;以及埋入由上述内壁绝缘膜覆盖的上述沟渠内的绝缘膜。8.如申请专利范围第7项之半导体装置,其中上述内壁绝缘膜为含有重氢原子的氧化矽膜或者为含有重氢原子的氧氮化矽膜。9.如申请专利范围第7项之半导体装置,其中上述绝缘膜为含有重氢原子的氧化矽膜或者为含有重氢原子的氧氮化矽膜。10.如申请专利范围第7项之半导体装置,其中上述内壁绝缘膜的上端边缘部在上述半导体基板的主面上具有缓和的圆角且配设成上升状,上述MOSFET的闸极的闸极宽度方向的边缘部与上述上端边缘部结合。11.如申请专利范围第1或7项之半导体装置,其中上述半导体基板为SOI基板,而该SOI基板系具有配设于矽基板上的埋入绝缘膜和配设于上述埋入绝缘膜上的SOI层,上述埋入绝缘膜含有重氢原子。12.一种SOI基板,其系具有配设于矽基板上的埋入绝缘膜、和配设于上述埋入绝缘膜上的SOI层者,上述埋入绝缘膜为包含有氧化矽膜、氧氮化矽膜和氮化矽膜中之任何二种膜的二层膜,上述埋入绝缘膜系包含重氢原子。图式简单说明:图1为表示半导体装置之结构的一个例子的方框图。图2A、2B为表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图3A、3B为表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图4A、4B表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图5A、5B表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图6A、6B表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图7A、7B表示本发明实施形态1中的闸极绝缘膜之结构的模式图。图8为表示本发明实施形态2中的MOSFET之结构的截面图。图9为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图10为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图11为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图12为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图13为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图14为说明在施加应力电压状态下ON膜中重氢原子和氢原子的动作情况的模式图。图15为说明本发明实施形态2中MOSFET之制造步骤的截面图。图16为说明本发明实施形态2中MOSFET之制造步骤的截面图。图17为说明本发明实施形态2中MOSFET之制造步骤的截面图。图18为说明本发明实施形态2中MOSFET之制造步骤的截面图。图19为说明本发明实施形态2中MOSFET之制造步骤的截面图。图20为表示本发明实施形态3中MOSFET之结构的截面图。图21为表示本发明实施形态3中MOSFET之变形例的结构的截面图。图22为表示本发明实施形态5中的STI膜的剖面图。图23为表示本发明实施形态5中的STI膜之制造步骤的截面图。图24为表示本发明实施形态5中的STI膜之制造步骤的截面图。图25为表示本发明实施形态5中的STI膜之制造步骤的截面图。图26为表示本发明实施形态5中的STI膜之制造步骤的截面图。图27为表示本发明实施形态5中的STI膜之制造步骤的截面图。图28为表示本发明实施形态5中的STI膜之制造步骤的截面图。图29为表示本发明实施形态5中的STI膜之制造步骤的截面图。图30为表示本发明实施形态5中的STI膜之制造步骤的截面图。图31为表示本发明实施形态5中的STI膜的局部截面图。图32为说明本发明实施形态5中的STI膜的过度蚀刻的截面图。图33为说明本发明实施形态6中的SOI基板之结构的截面图。图34为说明本发明实施形态6中SOI基板之制造步骤的截面图。图35为说明本发明实施形态6中SOI基板之制造步骤的截面图。图36为说明本发明实施形态6中SOI基板之制造步骤的截面图。图37为说明本发明实施形态6中SOI基板之制造步骤的截面图。图38为说明本发明实施形态6中SOI基板之变形例的结构的截面图。图39为说明本发明实施形态6中SOI基板之变形例的结构的截面图。图40为说明本发明实施形态6中SOI基板之变形例的结构的截面图。图41为说明本发明实施形态6中SOI基板之变形例的结构的截面图。图42为说明本发明实施形态6中SOI基板之变形例的结构的截面图。图43为表示已有的MOSFET之结构的截面图。图44表示在MOSFET中各层的杂质的种类。图45为说明在施加应力电压状态下ON膜中氢原子的动作情况的模式图。图46为说明在施加应力电压状态下ON膜中氢原子的动作情况的模式图。图47为说明在施加应力电压状态下ON膜中氢原子的动作情况的模式图。图48表示氮化矽膜中的氢原子浓度相对于氨气的分压的依存关系。图49为说明具有多层结构的埋入绝缘膜的SOI基板上配设有MOSFET的半导体装置之结构的截面图。图50为说明具有多层结构的埋入绝缘膜的SOI基板上配设有MOSFET的半导体装置之结构的截面图。 |
