| 主权项 |
1.一种积体电路记忆元件,包括:一正常记忆单元方块,具有耦接至其之一正常字元线;一备用记忆单元方块,具有耦接至其之一备用字元线;一字元线驱动电路,具有耦接至该正常字元线之一正常字元线驱动电路与耦接至该备用字元线之一备用字元线驱动电路,该备用字元线驱动电路包括:一可程式位址解码器,其产生一备用字元线驱动电路致能信号于一致能信号线上;以及一备用字元线驱动电路致能信号预充电电路,其回应于一多列位址测试信号且耦接至该致能信号线。2.如申请专利范围第1项所述之积体电路记忆元件,其中该备用字元线驱动电路包括一选择开关,其回应于该备用字元线驱动电路致能信号。3.如申请专利范围第2项所述之积体电路记忆元件,其中该备用字元线驱动电路包括一驱动电路,其耦接至该备用字元线,且其中该选择开关包括一MOS电晶体,其具耦接至该驱动电路之一汲极与耦接至该致能信号线之一闸极。4.如申请专利范围第1项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路系回应于列致能指令信号,其于多列位址测试时系重复致能。5.如申请专利范围第3项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路系回应于列致能指令信号,其于多列位址测试时系重复致能。6.如申请专利范围第1项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路包括一脉冲产生器,其回应于该多列位址测试信号与至少一列位址。7.如申请专利范围第3项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路包括一脉冲产生器,其回应于该多列位址测试信号与至少一列位址。8.如申请专利范围第2项所述之积体电路记忆元件,其中该备用字元线驱动电路更包括一PMOS上拉电晶体,其回应于一预充电信号且连接至该选择开关内之该MOS电晶体之该汲极,其中该备用字元线驱动电路致能信号预充电电路系回应于该预充电信号。9.一种积体电路记忆元件,包括:一字元线驱动电路,耦接至复数列之正常字元线与至少一列之备用字元线驱动电路,该字元线驱动电路包括:一正常字元线驱动电路,耦接至该些列之正常字元线;一备用字元线驱动电路,耦接至该列之备用字元线,该备用字元线驱动电路包括:一可程式位址解码器,其产生一备用字元线驱动电路致能信号且回应于复数个列位址;一选择开关,其回应于该备用字元线驱动电路致能信号;以及一备用字元线驱动电路致能信号预充电电路,当该记忆元件正在进行多列位址测试时,其将该备用字元线驱动电路致能信号重设至导通该选择开关之逻辑电位。10.如申请专利范围第9项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路系回应于一多列位址测试信号。11.如申请专利范围第10项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路系回应于一列致能指令信号。12.如申请专利范围第1项所述之积体电路记忆元件,其中该备用字元线驱动电路致能信号预充电电路包括一脉冲产生器,其回应于该多列位址测试信号与复数个列位址。13.一种积体电路记忆元件,包括:复数列之正常记忆单元与至少一列之备用记忆单元;以及一备用字元线驱动电路,耦接至至少该列备用字元线,该备用字元线驱动电路包括:一选择开关以及将该选择开关从关闭状态重设至导通状态之电路,其在该些列之正常记忆单元内之至少一列正常记忆单元执行一位址测试之后动作。14.一种备用字元线驱动电路,其致能连接至一备用单元之一备用字元线以取代一缺陷单元,该备用字元线驱动电路包括:一选择器,回应一该备用字元线驱动电路致能信号以致能该备用字元线驱动电路且因而致能该备用字元线;一可程式解码器,回应于该缺陷单元之位址信号而选择性切断复数个熔丝以产生该备用字元线驱动电路致能信号;以及一预充电电路,回应于一多列位址测试信号与一列致能指令信号而预充电该备用字元线驱动电路致能信号,该多列位址测试信号系代表复数个字元线系依序致能与测试之一测试,且于该测试中,该列致能指令信号系有关于该位址信号而产生。15.如申请专利范围第14项所述之备用字元线驱动电路,更包括一驱动电路以回应于该选择器之输出而驱动该备用字元线。16.如申请专利范围第15项所述之备用字元线驱动电路,更包括一预充电电路以回应于在该备用字元线驱动电路之起始操作阶段所产生一预充电信号而预充电该选择器之该输出。17.如申请专利范围第14项所述之备用字元线驱动电路,其中该预充电电路包括:一第一预充电电路,回应于在该备用字元线驱动电路之起始操作阶段所产生一预充电信号而预充电该备用字元线驱动电路致能信号;以及一第二预充电电路,回应于该多列位址测试信号与该列致能指令信号而预充电该备用字元线驱动电路致能信号。18.一种备用字元线驱动电路,其致能连接至一备用单元之一备用字元线以取代一缺陷单元,该备用字元线驱动电路包括:一选择器,回应一该备用字元线驱动电路致能信号以致能该备用字元线驱动电路且因而致能该备用字元线;一可程式解码器,回应于该缺陷单元之位址信号而选择性切断复数个熔丝以产生该备用字元线驱动电路致能信号;以及一预充电电路,回应于该位址信号而预充电该备用字元线驱动电路致能信号,而代表复数个字元线系于一测试中依序致能与测试之一多列位址测试信号系于该测试期间为致能状态。19.如申请专利范围第18项所述之备用字元线驱动电路,更包括一驱动电路以回应于该选择器之输出而驱动该备用字元线。20.如申请专利范围第19项所述之备用字元线驱动电路,更包括一预充电电路以回应于在该备用字元线驱动电路之起始操作阶段所产生一预充电信号而预充电该选择器之该输出。21.如申请专利范围第18项所述之备用字元线驱动电路,其中该预充电电路包括:一第一预充电电路,回应于在该备用字元线驱动电路之起始操作阶段所产生一预充电信号而预充电该备用字元线驱动电路致能信号;以及一第二预充电电路,当该位址信号改变而该多列位址测试信号系处于致能状态时,预充电该备用字元线驱动电路致能信号。22.如申请专利范围第21项所述之备用字元线驱动电路,其中该第二预充电电路包括:一反相器,接收该多列位址测试信号;一NOR闸,接收该反相器之输出与该位址信号;一延迟单元,将该NOR闸之输出延迟一既定时间;一OR闸,接收该NOR闸之该输出与该延迟单元之该输出;以及一PMOS电晶体,回应于该OR闸之该输出而预充电该备用字元线驱动电路致能信号。23.一种积体电路记忆元件,其允许复数字元线系依序致能与测试之一多列位址测试,该积体电路记忆元件包括:一正常记忆单元方块,包括复数个记忆单元;一备用记忆单元方块,包括复数个备用单元;一正常字元线驱动电路,致能连接至该正常记忆单元方块内之该记忆单元之该字元线;一备用字元线驱动电路,致能连接至该备用记忆单元方块内之该备用单元之该字元线;其中该备用字元线驱动电路包括:一选择器,回应一该备用字元线驱动电路致能信号以致能该备用字元线驱动电路且因而致能该备用字元线;一可程式解码器,回应于该缺陷单元之位址信号而选择性切断复数个熔丝以产生该备用字元线驱动电路致能信号;以及一预充电电路,回应于一多列位址测试信号与一列致能指令信号而预充电该备用字元线驱动电路致能信号,该多列位址测试信号系代表该多列位址测试,且该列致能指令信号系有关于该位址信号而产生。24.一种积体电路记忆元件,其允许复数字元线系依序致能与测试之一多列位址测试,该积体电路记忆元件包括:一正常记忆单元方块,包括复数个记忆单元;一备用记忆单元方块,包括复数个备用单元以取代该正常记忆单元方块内之缺陷单元;一正常字元线驱动电路,致能连接至该正常记忆单元方块内之该记忆单元之该字元线;一备用字元线驱动电路,致能连接至该备用记忆单元方块内之该备用单元之该字元线;其中该备用字元线驱动电路包括:一选择器,回应一该备用字元线驱动电路致能信号以致能该备用字元线驱动电路且因而致能该备用字元线;一可程式解码器,回应于一缺陷单元之位址信号而选择性切断复数个熔丝以产生该备用字元线驱动电路致能信号;以及一预充电电路,当该位址信号改变而代表该多列位址测试之一多列位址测试信号系处于致能状态时,预充电该备用字元线驱动电路致能信号。25.一种测试一积体电路记忆元件之方法,该积体电路记忆元件允许复数字元线系依序致能与测试之一多列位址测试,该方法包括:回应于一输入位址信号而致能连接至一正常记忆单元方块内之一记忆单元之一字元线;选择性切断一可程式解码器内之复数个熔丝以产生一备用字元线驱动电路致能信号,该熔丝系相关于一缺陷单元,而相关于该位址信号之该正常记忆单元方块内之该记忆单元之一缺陷单元;回应于一多列位址测试信号与一列致能指令信号而预充电该备用字元线驱动电路致能信号,该多列位址测试信号系代表该多列位址测试,且该列致能指令信号系有关于该位址信号而产生;以及回应于该备用字元线驱动电路致能信号而致能连接至该备用记忆单元方块内之一备用单元之一字元线,该备用单元系取代该缺陷单元。26.一种测试一积体电路记忆元件之方法,该积体电路记忆元件允许复数字元线系依序致能与测试之一多列位址测试,该方法包括:回应于一输入位址信号而致能连接至一正常记忆单元方块内之一记忆单元之一字元线;选择性切断一可程式解码器内之复数个熔丝以产生一备用字元线驱动电路致能信号,该熔丝系相关于一缺陷单元,而相关于该位址信号之该正常记忆单元方块内之该记忆单元之一缺陷单元;当该位址信号改变而代表该多列位址测试之一多列位址测试信号系处于致能状态时,预充电该备用字元线驱动电路致能信号;以及回应于该备用字元线驱动电路致能信号而致能连接至该备用记忆单元方块内之一备用单元之一字元线,该备用单元系取代该缺陷单元。图式简单说明:第1图绘示传统半导体记忆元件之部份方块图;第2图绘示第1图之正常字元线驱动电路之电路图;第3图系第2图之正常字元线驱动电路之时序图;第4图系第1图之备用字元线驱动电路之电路图;第5图系第4图之备用字元线驱动电路之时序图;第6图系根据本发明之实施例之备用字元线驱动电路致能信号预充电器之电路图;第7图系第6图之预充电器之时序图;第8图系根据本发明之另一实施例之第二备用字元线驱动电路致能信号预充电器之电路图;以及第9图系第8图之预充电器之时序图。 |
