发明名称 丛发读取字元线提升方法及装置
摘要 本发明系提供一种丛发读取模式操作,当选择在列之位元线以用于读取时,该丛发读取模式操作提升了字元线(12)的电压。当行群组位址位元(35)读取位于列中记忆胞的最后行群组时,会产生脉冲讯号(96),而该脉冲讯号则暂时地减少提升之电压以使X-解码器(14)选择下一条字元线。本发明亦提供替代性延迟元件(100),当行群组位址位元(35)位于一列的最末端时,该元件产生具有较长持续时间的ATD脉冲,而于其它时间则产生具有较短持续时间的脉冲。
申请公布号 TW520510 申请公布日期 2003.02.11
申请号 TW090119458 申请日期 2001.08.09
申请人 高级微装置公司;富士通股份有限公司 日本 发明人 赤荻隆男;肯卓 恩固言;尤 金;李 克莱维蓝
分类号 G11C16/26 主分类号 G11C16/26
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种产生输出脉冲讯号的方法,包含:a)在第一与第二二元状态间振荡时序讯号(32);b)在第一与第二二元状态间振荡位址位元(35);c)当该时序介于任一个该二元状态间振荡且该位址位元自该第一二元状态振荡至该第二二元状态时,将第一节点(48)连接至第一电压;d)将该第一节点(48)连接至输出,因而产生该输出脉冲讯号的前端边缘;e)自到达第二节点(56)开始将该第一电压延迟;以及f)当该第一电压到达该第二节点(56)时,将与该第二节点(48)的连线自该输出切断,藉此产生该输出脉冲讯号的延伸边缘。2.如申请专利范围第1项之方法,其中上述之延迟包含:a)当数个位址位元同时自第一与第二二元状态的其中之一个振荡至另一个二元状态时,产生输入脉冲讯号;b)当该输入脉冲讯号没有确立时,将该第一电压透过第一电容器(104)而加以延迟;并且c)当该输入讯号确立时,便将该第一电压透过该第一电容器(104)及第二电容器(120)来加以延迟。3.如申请专利范围第1项之方法,当该第一电压到达该第二节点时,进一步包含将第二电压连结至该输出(56)。4.如申请专利范围第3项之方法,在该脉波讯号的该延伸边缘之后,进一步包含了连结该第一节点(48)到该第二电压,其中当该第二电压到达该第二节点时,该第一节点(48)则连结到该输出。5.一种产生输出脉冲讯号(64)的方法,包含在第一与第二二元状态间振荡出时脉讯号,在第一与第二二元状态间振荡出数个位址位元,当该时脉在该二元状态之任何一个之间振荡且当所有该位址位元(35)皆一同自该二元状态的其中一个振荡至其它二元状态时,将节点(48)连接至第一电压,以产生具有既定持续时间的输入脉冲讯号,并且在第二与第二二元状态间振荡出输出讯号,其中产生该输出脉冲讯号之该方法的特征在:该第二二元状态只有在该节点连接至该第一电压之后且在该输入脉冲讯号的该持续时间之时间周期下才会产生,由此产生该输出脉冲讯号(64)。6.如申请专利范围第5项之方法,进一步包含当重置讯号改变二元状态时,将该节点连线至第二电压,藉此预防该输出脉冲讯号(64)免于在该输入脉冲讯号确立时复原至该第二二元状态。7.一种延迟讯号用的电路,包含:a)连线至第一反向器(102)的第一输入装置;b)连线至该第一反向器(104)的第一电容器(104);c)连线至该第一反向器(104)的第二反向器(118);d)连线至该第二反向器(118)的第二电容器(120);e)第一反及闸(110),该第二电容器(120)系连线至第一反及闸(110)的一个输入(108)且第二输入系连线至第一反及闸(110)的另一个输入;以及f)第二反及闸(116),该第一电容器(104)系连线至该第二反及闸(116)的一个输入,且该第一反及闸(110)系连接至该第一反及闸(110)的另一个输入。图式简单说明:第1图为提升字元线电压之电路的电路图;第2图为一系列的讯号图,显示出时脉讯号、行群组位址位元、ATD讯号、及Vb中的反向脉冲;第3图为产生ATD讯号之电路的电路图;第4图为产生kickb讯号之电路的电路图;以及第5图为可替代ATD电路之替代性延迟元件的电路图。
地址 美国