| 摘要 |
Schaltungsanordnung zum Erzeugen negativer Spannungen mit einem ersten Transistor (Tx2), dessen erster Anschluss mit einem Eingangsanschluss (E) und dessen zweiter Anschluss mit einem Ausgangsanschluss (A) der Schaltungsanordnung verbunden ist und dessen Gateanschluss über einen ersten Kondensator (Cb2) mit einem ersten Taktsignalanschluss verbunden ist, mit einem zweiten Transistor (Ty2), dessen erster Anschluss mit dem Gateanschluss des ersten Transistors (Tx2), dessen zweiter Anschluss mit dem zweiten Anschluss des ersten Transistors (Tx2) und dessen Gateanschluss mit dem ersten Anschluss des ersten Transistors (Tx2) verbunden ist und mit einem zweiten Kondensator (Cp2), dessen erster Anschluss mit dem zweiten Anschluss des ersten Transistors (Tx2) und dessen zweiter Anschluss mit einem zweiten Taktsignalanschluss verbunden ist und wobei die Transistoren (Tx2, Ty2) in einer Triple-Well ausgebildete MOS-Transistoren sind. Der erste Anschluss eines dritten Transistors (Tz2) ist mit dem zweiten Anschluss des ersten Transistors (Tx2), der zweite Anschluss des dritten Transistors (Tz2) mit der/den die Transistoren (Tx2, Ty2, Tz2) beinhaltenden Wanne(n) (Kw) und der Gateanschluss des dritten Transistors (Tz2) mit dem ersten Anschluss des ersten Transistors (Tx2) verbunden.
|
