| 摘要 |
Eine Halbleiter-Speichervorrichtung, wie z. B. ein synchroner dynamischer RAM-Speicher SDRAM weist interne Signale (FICLK und ICLK) auf, die mit zueinander ähnlichen Zeitsteuerungen erzeugt werden, sogar dann, wenn die Speichervorrichtung bei einer Frequenz arbeitet, die für einen richtigen Betrieb eines Synchronschaltkreises (103) zu niedrig ist. Entsprechend einer Ausführungsform kann die Halbleiter-Speichervorrichtung einen internen Signalerzeuger (100) mit einem Erststufen-Schaltkreis (101), einem Zeitsteuerungsschaltkreis (110) und einem Synchronschaltkreis (103) aufweisen. Der Erststufen-Schaltkreis (101) kann ein externes Signal CLK empfangen und ein internes Signal ICLK' erzeugen. Der Zeitsteuerungsschaltkreis (110) kann für den Empfang des internen Signals ICLK' und für die Erzeugung des internen Signals ICLK' angeschlossen sein. Der Synchronschaltkreis (103) kann für den Empfang des internen Signals ICLK' und für die Erzeugung des internen Signals FICLK angeschlossen sein. Die internen Signale (FICLK und ICLK) können in einem normalen Betriebsmodus eine Zeitsteuerung hinsichtlich zueinander aufweisen. Wenn der interne Signalerzeuger (100) bei einer für einen Synchronschaltkreis (103) zu niedrigen Frequenz arbeitet, kann er einen Test-Betriebsmodus umfassen, in welchem es der Zeitsteuerungsschaltkreis (110) ermöglicht, daß die internen Signale (FICLK und ICLK) im Gegensatz zum normalen Betriebsmodus im Testmodus im Vergleich zueinander ähnliche Zeitsteuerungen ...
|
