| 摘要 |
高速なＡ／Ｄ変換周期を維持したまま、ユーザの所望するフィルタ特性を持ったデジタルフィルタ処理を実現するために、Ａ／Ｄ変換装置１００は、Ａ／Ｄ変換後の複数のデジタル値の夫々が遅延量に応じた固定のアドレスに位置するように記憶する入力データ記憶部１３１と、係数データ記憶部１３２と、デジタルフィルタ処理実行要求が入力されたとき、予め設定されたフィルタ特性に基づいて次数とフィルタ係数とを算出し、算出したフィルタ係数の夫々を、対応する遅延量順に配列するとともに対応する遅延量に応じた固定のアドレスに位置するように係数データ記憶部１３２に格納する係数データ演算部１３４と、デジタル値を入力データ記憶部１３１から、フィルタ係数を係数データ記憶部１３２から、遅延量毎に夫々読出して、読出した遅延量毎の値に基づくフィルタ演算を実行するデジタルフィルタ演算部１３３と、を備える。 |
