| 主权项 |
1.一测量片电阻(sheet resistance)的方法,该方法至少包括:提供一半导体测试样品,该半导体测试样品具有复数个隔离的掺杂区域及复数个闸极结构跨过该等隔离的掺杂区域;应用一外加电压于该等隔离的掺杂区域及该等闸极结构;测量一接触电流(contact current)及一单一接合漏电流(single junction leakage current)以得到一总电流(totalcurrent);及测量该片电阻,根据该外加电压及该总电流。2.如专利申请范围第1项的方法,其中上述之半导体测试样品更包括一底材及一第一导电性的井于该底材之上。3.如专利申请范围第2项的方法,其中上述之隔离的掺杂区域至少包括复数个与该第一导电性相反之一第二导电性的离子,该等隔离的掺杂区域在该第一导电性的井之中。4.如专利申请范围第2项的方法,其中上述之该等闸极结构于该第一导电性的井之上。5.如专利申请范围第1项的方法,其中上述之隔离的掺杂区域至少包括部份区域与该等闸极结构相接触。6.如专利申请范围第1项的方法,其中上述之总电流J(total)根据一公式计算而得J(total)=J(contact)+J(leakage)此处J(contact)为该接触电流,及J(leakage)为复数个接合漏电流(junction leakage current)的总和。7.如专利申请范围第6项的方法,其中上述之接合漏电流的总和J(leakage)根据一公式计算而得J(leakage)=J(single)*(1+1/(Q-1))此处J(single)为该单一接合漏电流,及Q为一参数。8.如专利申请范围第7项的方法,其中上述之参数Q根据一公式计算而得Q=V(f)/(n*k*T)此处V(f)为该外加电压;n对应于该等隔离的掺杂区域及该等闸极结构的个数的一接触个数;k为波兹曼(Boltzmann)常数,及T为温度。9.如专利申请范围第6项的方法,其中上述之接合漏电流为一底材漏电流。10.一测量片电阻(sheet resitstance)的方法,该方法至少包括:提供一半导体测试样品,该半导体测试样品具有复数个具一第一导电性的隔离的掺杂区域及复数个闸极结构跨过该等隔离的掺杂区域,每一该隔离的掺杂区域部份与每一该闸极结构相接触;应用一外加电压于该等隔离的掺杂区域及该等闸极结构;测量一接触电流(contact current)及一单一接合漏电流(single junction leakage current)以得到一总电流(totalcurrent);计算一接合漏电流总和,计算根据该单一接合漏电流及该外加电压;得到一总电流,该总电流为该接触电流及该接合漏电流总和的相加;及测量该片电阻,根据该外加电压及该总电流。11.如专利申请范围第10项的方法,其中上述之半导体测试样品更包括一底材及一第二导电性的井于该底材之上,该第二导电性与该第一导电性相反。12.如专利申请范围第11项的方法,其中上述之该等隔离的掺杂区域在该第二导电性的井中排成一排。13.如专利申请范围第11项的方法,其中上述之该等闸极结构在该第二导电性的井上排成一排。14.如专利申请范围第11项的方法,其中上述之单一接合漏电流至少为该隔离的掺杂区域与该井之间的一底材漏电流。15.如专利申请范围第10项的方法,其中上述之接合漏电流总和J(1eakage)根据一公式计算所得J(leakage)=J(single)*(1+1/(Q-1))此处J(single)为该单一接合漏电流,及Q为一参数。16.如专利申请范围第15项的方法,其中上述之参数Q根据一公式计算所得Q=V(f)/(n*k*T)此处V(f)为该外加电压;n对应于该等隔离的掺杂区域及该等闸极结构的个数的一接触个数;k为波兹曼(Boltzmann)常数,及T为温度。17.如专利申请范围第16项的方法,其中上述之单一接合漏电流J(single)为一底材漏电流,当该接触个数为1时。18.如专利申请范围第10项的方法,其中上述之总电流J(total)根据一公式计算所得J(total)=J(contact)+J(leakage)此处J(contact)为该接触电流,及J(leakage)为该接合漏电流的总和。图式简单说明:第一图为根据本发明方法测量片电阻的测试样品剖面示意图。 |
