| 主权项 |
1.一种在一半导体基材(2)的矽表面区(3)上形成一层叠包括氧化矽(11)及一单结晶矽层(12)之方法,包括步骤:-形成中孔(10)于矽表面区(3)内;-氧化中孔表面以形成氧化物及单结晶矽型带区(22),带区保留在在相邻中孔(10)之间,本步骤在带区(22)达到一预定的最小矽壁厚度后立刻结束;-裸露位于半导体基材(2)远端相邻中孔(10)之间的带区(22);及-完成一选择磊晶制造方法,结果矽选择性生长在氧化矽层(11)相关的裸露带区(22)上面。2.如申请专利范围第1项之方法,也包括一热处理步骤,藉由氧化矽带区(22)。3.如申请专利范围第2项之方法,其中在选择磊晶制造方法开始后及达到一连续磊晶层之前完成矽带区(22)的氧化。4.如申请专利范围第1,2或3项之方法,其中带区(22)的直径为5至15nm。5.如申请专利范围第1,2或3项之方法,其中位于半导体基材(2)远端的带区(22)利用化学蚀刻而成为裸露。6.如申请专利范围第1,2或3项之方法,其中氧化物层(11)的厚度为10至50nm。7.如申请专利范围第1,2或3项之方法,其中中孔表面的氧化以电化学方法完成。8.如申请专利范围第1,2或3项之方法,其中中孔表面氧化步骤在氧化物的端点形成后‵立刻以自限方式结束。9.一种在一半导体基材(2)内形成的沟渠(1)中形成的垂直电晶体,及包括一源极区,一汲极区(15a,15b)及一相互连接源极及汲极区(15a,15b)的导电通道(18),源极区,汲极区(15a,15b)及通道(18)由单结晶型矽形成,及包括一闸电极(17)由一闸极绝缘层(16)电隔离通道(18),源极区及汲极区(15a)之一区配置在一下沟渠区及另一区配置在一上沟渠区,包括通道位于其间,其特征为其中配置下源极或汲极区(15a)及通道区(18)的沟渠区系利用氧化矽层(11)完全隔离半导体基材(2)。10.一种记忆体单元,包括一选择电晶体如申请专利范围第9项之垂直电晶体,一储存电容器,一沟渠(1)在一半导体基材(2)内形成及其中配置选择电晶体及储存电容器,及一导电连接材料(20),储存电容器包括一下电容器电极(4)邻接沟渠(1)的壁,一储存介电层(5)及一上电容器电极(6),各配置在沟渠(1)的下段,选择电晶体配置在沟渠的上段中,及导电连接材料(20)配置在沟渠(1)的上段及下段之间以便提供一上电容器度(6)及选择电晶体的源极或汲极区(15a)之间一连接。11.如申请专利范围第10项之记忆体单元,其中导电连接材料(20)为n+-掺杂多晶矽。图式简单说明:图1显示储存电容器形成以前一具有蚀刻沟渠的半导体基材;图2至11显示根据图1摘要本发明用于形成一SOI基材方法的步骤;图12至22显示根据本发明的一具体实施例形成一垂直电晶体的步骤;及图23显示一具有垂直选择电晶体的记忆体单元配置的配置图。 |
