| 摘要 |
逐次比較型ＡＤ［Analog-to-Digital］変換器に、容量値が重み付けされた容量ＤＡＣ［Digital-to-Analog Converter］（２）と、冗長動作時に動作する冗長容量ＤＡＣ（６）と、アナログ入力電圧、容量ＤＡＣ（２）及び冗長容量ＤＡＣ（６）によって生成された電圧が入力される比較器（３）と、比較器（３）の結果から次ビットの容量ＤＡＣ（２）のデジタル入力値を決定する逐次比較制御部（７）とを設け、冗長動作時の比較結果をデコード部（８）で読み取り、特定パターンの前後で異なる重みを付した加算・平均処理を行う。 |
