| 主权项 |
1.一种半导体装置,其系具有:导电区域(8.6a、4a),均为形成于半导体基板(1)的主表面上;第一绝缘膜(10),形成于上述半导体基板(1)上,且具有预定的蚀刻特性;开口(11),形成于上述第一绝缘膜(10)上,且能使上述导电区域(8.6a、4a)的表面露出;第二绝缘膜(16),形成于至少除了上述开口(11)侧面上及底面上以外的上述第一绝缘膜(10)上,且其蚀刻特性不同于上述第一绝缘膜(10);预定元件(12),含有形成于上述开口(11)内的导电层(17a、20)。2.如申请专利范围第1项之半导体装置,其中,上述开口(11),系在上述第一绝缘膜(10)上朝向一方向和与其一方向呈正交的方向分别留着预定间隔而配置成矩阵状;上述第二绝缘膜(16),系形成于至少上述预定间隔较短的某一方的上述第一绝缘膜(10)表面上。3.如申请专利范围第1项之半导体装置,其中,上述第二绝缘膜(16),系形成于除了上述开口(11)以外的上述第一绝缘膜(10)表面上。4.如申请专利范围第1项之半导体装置,其更具有包含形成于上述半导体基板(1)的主表面上的闸电极和预定导电型的成对的源极、汲极区域(4a、4b)之电晶体;上述导电区域(8.6a、4a),均系包含上述成对的源极、汲极区域(4a、4b)中的一方源极、汲极区域(4a、4b);上述预定元件(12),系包含有作为上述导电层(17a、20)而电连接至上述一方源极、汲极区域(4a)上,并且形成于上述开口(11)侧面上及底面上的电荷储存电极(17a);以及使介电体膜(19)夹在于上述电荷储存电极(17a)上所形成的记忆单元板(20)之电容器(12)。5.如申请专利范围第1项之半导体装置,其中,上述第一绝缘膜(10)系包含氧化矽膜,而上述第二绝缘膜(16)则系包含氮化矽膜。6.一种半导体装置的制造方法,其系包含:在半导体基板(1)的主表面上形成导电区域(8.6a、4a)之步骤;在上述半导体基板(1)上形成具有预定蚀刻特性的绝缘膜(10)之步骤;在上述绝缘膜(10)上形成罩幕材(16)之步骤;透过将上述罩幕材(16)作为罩幕来对于上述绝缘膜(10)施予蚀刻,以形成可使上述导电区域(8.6a、4a)表面露出的开口(11)之步骤;在上述开口(11)的侧面上及底面上形成包含导电层(17a、20)的预定元件(12)之步骤;其中,形成上述罩幕材(16)的步骤,系包含形成其蚀刻特性不同于上述绝缘膜(10)且不同于光阻层的预定的层(16)之步骤。7.如申请专利范围第6项之半导体装置的制造方法,其中,在形成上述罩幕材(16)的步骤中,为了在上述绝缘膜(10)上朝向一方向和与其一方向呈正交的方向分别留着预定间隔且呈矩阵状地形成上述开口(11),而除了位于形成有上述开口(11)之区域的上述绝缘膜(10)部分外,在上述绝缘膜(10)表面上形成有上述预定的层(16);形成上述开口(11)的步骤中,将上述预定的层(16)作为罩幕来对于上述绝缘膜(10)施予蚀刻,以形成矩阵状的上述开口(11)。8.如申请专利范围第6项之半导体装置的制造方法,其中,在形成上述罩幕材(16)的步骤中,为了在上述绝缘膜(10)上朝向一方向和与其一方向呈正交的方向分别留着预定间隔且呈矩阵状地形成上述开口(11),而使上述预定的层(16)形成于上述预定间隔较短的上述绝缘膜(10)表面上,而使光阻层(22)形成于上述预定间隔较长的上述绝缘膜(10)表面上;形成上述开口(11)之步骤,将预定的层(16)及上述光阻层(22)作为罩幕来对于上述绝缘膜(10)施予蚀刻,以形成矩阵状的上述开口(11)。9.如申请专利范围第6项之半导体装置的制造方法,其中,形成上述罩幕材(16)的步骤,系更包含:将具有预定深度和图案的沟渠(15)形成于上述绝缘膜(10)表面上之步骤;以及仅在上述沟渠(15)内形成上述预定的层(16)之步骤。10.如申请专利范围第6项之半导体装置的制造方法,其中,形成上述罩幕材(16)的步骤,系更包含将具有预定深度和图案的上述预定的层(16)形成于上述绝缘膜(10)表面上之步骤。11.如申请专利范围第6项之半导体装置的制造方法,其中,在形成上述绝缘膜(10)之步骤前,具有在上述半导体基板(1)的主表面上形成包含闸电极(3)及预定导电型的成对源极、汲极区域(4a、4b)的电晶体之步骤;形成上述导电区域(8.6a、4a)之步骤,系更包含形成上述成对的源极、汲极区域(4a、4b)之步骤;形成上述预定元件(12)之步骤,系更包含作为上述导电层(17a、20)将电荷储存电极(17a)形成于上述开口(11)侧面上及底面上,之后使介电体膜(19)夹在于上述电荷储存电极(17a)上,以形成记忆单元板(20)而形成电容器(12)之步骤。12.如申请专利范围第6项之半导体装置的制造方法,其中,在形成上述绝缘膜(10)之步骤中,形成氧化矽膜以作为上述绝缘膜(10);在形成上述罩幕材(16)之步骤中,形成氮化矽膜以作为上述预定的层(16)。13.如申请专利范围第6项之半导体装置的制造方法,其中,在形成上述绝缘膜(10)之步骤中,形成氧化矽膜以作为上述绝缘膜(10);在形成上述罩幕材(16)之步骤中,形成氮化矽膜以作为上述预定的层(16);在上述开口(11)之后形成上述预定元件(12)之前,包含除去上述多晶矽膜(16)之步骤。图式简单说明:图1为关于本发明的第一实施形态的DRAM之一俯视图。图2为在该实施形态中图1所示的剖面线II-II之剖面图。图3为在该实施形态中图1所示的剖面线III-III之剖面图。图4为显示关于本发明的第二实施形态的DRAM制造方法的一步骤,且对应于图1所示的剖面线II-II之剖面图。图5为显示关于本发明的第二实施形态的DRAM制造方法的一步骤,且对应于图1所示的剖面线III-III之剖面图。图6为显示在该实施形态中图4所示的步骤后所进行的步骤之剖面图。图7为显示在该实施形态中图5所示的步骤后所进行的步骤之剖面图。图8为显示在该实施形态中图6所示的步骤后所进行的步骤之剖面图。图9为显示在该实施形态中图7所示的步骤后所进行的步骤之剖面图。图10为显示在该实施形态中图6及图7所示的步骤后所进行的步骤之俯视图。图11为显示在该实施形态中图10所示的剖面线XI-XI之剖面图。图12为显示在该实施形态中图10所示的剖面线XII-XII之剖面图。图13为显示在该实施形态中图11所示的步骤后所进行的步骤之剖面图。图14为显示在该实施形态中图12所示的步骤后所进行的步骤之剖面图。图15为显示在该实施形态中图13所示的步骤后所进行的步骤之剖面图。图16为显示在该实施形态中图14所示的步骤后所进行的步骤之剖面图。图17为显示在该实施形态中图15所示的步骤后所进行的步骤之剖面图。图18为显示在该实施形态中图16所示的步骤后所进行的步骤之剖面图。图19为显示在该实施形态中图17所示的步骤后所进行的步骤之剖面图。图20为显示在该实施形态中图18所示的步骤后所进行的步骤之剖面图。图21为在该实施形态中,显示关于一变形例的半导体装置的制造方法之一步骤,且对应于图1所示的剖面线II-II之剖面图。图22为在该实施形态中,显示关于一变形例的半导体装置的制造方法之一步骤,且对应于图1所示的剖面线III-III之剖面图。图23为在该实施形态中,显示关于另一变形例的半导体装置的制造方法之一步骤,且对应于图1所示的剖面线II-II之剖面图。图24为显示关于本发明的第三实施形态的DRAM制造方法的一步骤,且对应于图26所示的剖面线XXIV-XXIV之剖面图。图25为显示关于本发明的第三实施形态的DRAM制造方法的一步骤,且对应于图26所示的剖面线XXV-XXV之剖面图。图26为显示在该实施形态中图24及图25所示的步骤后所进行的步骤之俯视图。图27为在该实施形态中,显示关于在图24所示的步骤后所进行的步骤,且对应于图26所示的剖面线XXIV-XXIV之剖面图。图28为在该实施形态中,显示关于在图25所示的步骤后所进行的步骤,且对应于图26所示的剖面线XXV-XXV之剖面图。图29为显示在该实施形态中图27所示的步骤后所进行的步骤之剖面图。图30为显示在该实施形态中图28所示的步骤后所进行的步骤之剖面图。图31为显示在该实施形态中图29所示的步骤后所进行的步骤之剖面图。图32为显示在该实施形态中图30所示的步骤后所进行的步骤之剖面图。图33为先前的DRAM之一俯视图。图34为截自图33所示的剖面线XXXIV-XXXIV之剖面图。图35为用用来说明先前DRAM的制造方法的问题之一剖面图。 |
