| 主权项 |
1.一种即时决定一微机电特征之释放时间的方法,该方法至少包含下列步骤:a)架设一质量监控装置于一制程处理室内;b)架设一多层含矽基板于该制程处理室内,且将该基板连接至该质量监控装置;c)在以无水氟化氢等向性蚀刻该处理室内之该基板,直至至少部分该基板最上层自该基板释放;及d)决定材料被蚀刻除去之质量。2.如申请专利范围第1项所述之方法,其中上述之多层含矽基板至少包含一含矽基板、置于该矽基板上之一第一牺牲氧化矽层、与置于该氧化矽层上之一多晶矽层。3.如申请专利范围第2项所述之方法,其中上述之释放时间被决定。4.如申请专利范围第1项所述之方法,其中上述之质量监控装置为一石英晶体微量天平。5.一种即时决定一微机电系统之释放时间的方法,该方法至少包含下列步骤:a)架设一质量监控装置于一制程处理室内;b)架设一多层含矽基板于该制程处理室内,且将该基板连接至该质量监控装置;c)决定一欲形成释放晶片特征之质量;d)在以无水氟化氢等向性蚀刻该处理室内之该基板,直至该基板达到该释放晶片特征之该质量;及e)终止该蚀刻进行。6.如申请专利范围第5项所述之方法,其中上述之基板黏附于具有一黏着层之该质量监控装置。7.如申请专利范围第5项所述之方法,其中上述之基板至少包含具有一图案开口之氧化矽与多晶矽交替层。8.一种决定自一基板释放一微机电特征之方法,该方法至少包含下列步骤:a)测量一被释放结构之质量;b)于一蚀刻处理室内架设一多层含矽基板,至少包含一矽基板、一牺牲氧化矽层与一最上层之多晶矽层,该基板具有一图案开口于该多晶矽层内;c)架设一质量监控装置于该蚀刻处理室内;d)以无水氟化氢蚀刻该多层含矽基板,以蚀刻除去该氧化矽层部分,及监控该基板质量,直至其质量等同于该被释放结构的质量;及e)终止该蚀刻制程。9.如申请专利范围第8项所述之方法,其中上述之基板至少包含大于一组氧化矽与多晶矽交替层,该多晶矽层包含一开口于内,其深度达于置于其下之氧化矽层。图式简单说明:第1图为依据本发明欲处理之简式三层基板之横截面图。第2图为自一基板释放之一横杆之横截面图。第3图为自一矽基板释放后,连接于一线性传动装置之一旋转齿轮之一上视图。第4图为以无水性氟化氢作为蚀刻剂,各种氧化矽物之蚀刻速率相对于制程时间之图形。第5图为各种氧化矽材料,除去速率相对于时间之图形。第6图为用以形成复合微结构之一多层基板之横截面图。第7图为一装置之结构图,该装置至少包含一适合于执行该释放蚀刻制程之蚀刻处理室,与一用以提供电浆于该蚀刻处理室之一远端电浆源处理室。此外,该蚀刻处理室可以在形成之微结构上沈积一钝性层。第8图为架设于一制程处理室内之一石英晶体微量天平(此后称为QCM)之横截面图。第8A图为具有一图案化基板之一QCM之横截面图。第8B图为一QCM之上视图,其具有一基板架设其上,并有一贴附它于一制程处理室中之装置。第8C图为说明一QCM,其具有架设其上之一基板,该基板具有多层被蚀刻结构。 |
