一种用于芯片ESD保护的抗噪声结构

摘要

本发明涉及电子技术领域，具体的说是涉及一种用于芯片ESD保护的抗噪声结构。本发明提出的一种用于芯片ESD保护的抗噪声结构对于提高芯片上电后的抗噪声能力有积极效果。该结构通过对传统LVTSCR结构增加抗噪声网络，不但不影响芯片在不上电时的ESD泄放能力，又能在芯片上电工作以后防止由噪声干扰带来的不良后果。本发明尤其适用于芯片ESD保护。

主权项

一种用于芯片ESD保护的抗噪声结构，其特征在于，包括P型衬底(1)、位于P型衬底(1)上层的埋氧层(34)和位于埋氧层(34)上层的P型外延层(03)；其中，P型外延层(03)中部纵向设置有第一隔离槽(33)将P型外延层(03)隔离为两个部分；第一隔离槽(33)一侧的P型外延层(03)中设置有第一N阱(02)、第一N+区(24)、第一P+区(13)、第二N+区(25)、第三N+区(26)和第二P+区(14)；第一N阱(02)位于P型外延层(03)的上层，其一侧与第一隔离槽(33)连接；第一N+区(24)与第一P+区(13)侧面相连接并位于第一N阱(02)上层，第一N+区(24)的一侧与第一隔离槽(33)连接；第二N+区(25)一部分位于第一N阱(02)上层远离第一P+区(13)的一端，另一部分位于P型外延层上层；第一P+区(13)与第二N+区(25)之间的第一N阱(02)上表面设置有厚氧层(32)；第三N+区(26)和第二P+区(14)侧面相连接并位于P型外延层(03)上层远离第一N阱(02)的一端；第三N+区(26)与第二N+区(25)之间的P型外延层(03)的上表面设置有第一栅氧层(42)，第一栅氧层(42)的上层设置有第一多晶硅栅(52)；第二P+区(14)、第三N+区(26)和第一多晶硅栅(52)通过金属线相连作为阴极；第一隔离槽(33)另一侧的P型外延层(03)的中部纵向设置有第二隔离槽(31)将第一隔离槽(33)另一侧的P型外延层(03)隔离为两个部分；第一隔离槽(33)与第二隔离槽(31)之间的P型外延层(03)中设置有第二N阱(04)，第二N阱(04)位于P型外延层(03)上层，其侧面分别与第一隔离槽(33)和第二隔离槽(31)连接，其上层设置有侧面相连接的第三P+区(12)和第四N+区(23)；第三P+区(12)的另一侧面与第二隔离槽(31)连接，第四N+区(23)的另一侧面与第一隔离槽(33)连接；第四N+区(23)、第一N+区(24)与第一P+区(13)通过金属线连接作为阳极；第二隔离槽(31)另一侧的P型外延层(03)的上层设置有第七N+区(22)、第四P+区(11)与第五N+区(21)；第七N+区(22)的一侧与第二隔离槽(31)连接；第七N+区(22)与第五N+区(21)通过金属线连接；第四P+区(11)与第五N+区(21)侧面相连，其表面通过金属线连接作为阴极；第五N+区(21)与第七N+区(22)之间的P型外延层(03)的上表面设置有第二栅氧层(41)，第二栅氧层(41)的上层设置有第二多晶硅栅(51)。