| 主权项 |
1.一种应用于OSD之字型存取装置,系包括:一字型储存器,系储存欲显示至萤幕之数个字型资料;一视讯控制电路,进一步包括:一影像处理单元,系接受外部传送之影像资料;一预取储存器,与该字型储存器连接,其系为一先进先出(FIFO)暂存器;一预取控制单元,连接至外部之控制暂存器,并与该字型储存器及该预取储存器相连接,其系接收控制暂存器所传送之水平/垂直同步信号之起始位置、宽度与定址至该字型储存器的最小延迟时脉,该预取控制单元具有一控制器,系于萤幕扫描至前一行时输出字型位址至该字型储存器及输出写入要求至该预取储存器,并将该字型储存器对应于前述字型位址的字型资料写入至该预取储存器内,且于萤幕扫描至同一行时输出读取要求至该预取储存器,令该预取储存器将内存的字型资料以先进先出方式予以输出;一OSD色彩产生器,系将该预取储存器输出之字型资料指定为不同颜色;以及一混合器,分别连接于该影像处理单元与该OSD色彩产生器,其系将影像资料与字型资料作合成并同步输出,进而传送至该萤幕来显示。2.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该字型储存器可为遮罩唯读记忆体(MASK ROM)、可抹除式可程式唯读记忆体(EPROM)或电子可抹除式可程式唯读记忆体(EEPROM)。3.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该萤幕为CRT或LCD显示器。4.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该字型资料为点矩阵形式。5.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该字型资料亦可为图形资料。6.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该视讯控制电路系为一高阶晶片。7.如申请专利范围第1项所述之应用于OSD之字型存取装置,其中该预取储存器可为静态随机存取记忆体(SRAM)。8.一种具有字型预取的数位平面显示器电路(Digital Flat Panel Display),系作为萤幕之OSD产生处理,其连接于一储存有欲显示至萤幕之数个字型资料之字型储存器,系包括:一影像处理单元,系接受外部传送之影像资料;一预取储存器,与该字型储存器连接,其系为一先进先出暂存器;一预取控制单元,连接至外部之控制暂存器,并与该字型储存器及该预取储存器相连接,其系接收控制暂存器所传送之水平/垂直同步信号之起始位置、宽度与定址至该字型储存器的最小延迟时脉频率,该预取控制单元具有一控制器,系于萤幕扫描至前一行时输出字型位址至该字型储存器及输出写入要求至该预取储存器,并将该字型储存器对应于前述字型位址的字型资料写入至该预取储存器内,且于萤幕扫描至同一行时输出读取要求至该预取储存器,令该预取储存器将内存的字型资料以先进先出方式予以输出;一OSD色彩产生器,系将该预取储存器输出之字型资料指定为不同颜色;以及一混合器,分别连接于该影像处理单元与该OSD色彩产生器,其系将影像资料与字型资料作合成同步输出,进而传送至该萤幕来显示。9.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该数位平面显示器电路系为一高阶晶片。10.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该萤幕为CRT或LCD显示器。11.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该字型储存器可为遮罩唯读记忆体、可抹除式可程式唯读记忆体或电子可抹除式可程式唯读记忆体。12.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该字型资料为点矩阵形式。13.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该字型资料亦可为图形资料。14.如申请专利范围第8项所述之具有字型预取的数位平面显示器电路,其中该预取储存器可为静态随机存取记忆体。15.一种应用于OSD之字型存取装置,系包括:一可程式化之字型储存器,系储存欲显示至萤幕之字型资料;及一视讯控制电路晶片,系与该字型储存器连接,进一步包括:一影像处理单元,系接受外部传送之影像资料;一控制单元,连接至外部之控制暂存器,并与该字型储存器连接,用以对该字型储存器加以定址,而对应到字型资料;一OSD色彩产生器,系将对应的字型资料指定为不同颜色;以及一混合器,分别连接于该影像处理单元与该OSD色彩产生器,其系将影像资料与字型资料作合成且同步输出,进而传送至该萤幕来显示。16.如申请专利范围第15项所述之应用于OSD之字型存取装置,其中该字型储存器系为可抹除式可程式唯读记忆体(EPROM)或电子可抹除式可程式唯读记忆体(EEPROM)。图式简单说明:第一图系习知之OSD控制电路之电路方块图。第二图系本创作第一实施例之电路方块图。第三图系本创作第一实施例之OSD显示窗之图像信号波形图。第四图系本创作第一实施例之预取控制单元之控制流程图。第五图系本创作第二实施例之电路方块图。 |
