连续时间Δ-∑调制器、模数转换器及相关补偿方法

摘要

本发明公开了一种连续时间Δ‑∑调制器、ADC及相关补偿方法。其中，该连续时间Δ‑∑调制器和ADC均可以包括：加法电路、回路滤波器、提取电路、量化器和DAC。其中，该加法电路用于将输入信号减去反馈信号以产生残留信号。其中，该回路滤波器含多个串联的放大级(如第一放大级及位于其后的第二放大级)，用于接收残留信号以产生滤波后的残留信号。其中，该提取电路用于从第一放大级提取电流，并转发至第二放大级。其中，该量化器用于根据滤波后的残留信号产生数字输出信号。其中，该DAC耦接至量化器和加法电路，用于对来源于数字输出信号的信号执行数模转换，以产生反馈信号。上述公开的内容，可以仅涉及一个DAC，从而减少功率消耗并降低芯片面积。

主权项

一种连续时间Δ‑∑调制器，其特征在于，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。