发明名称 | 电源去耦电路设计方法 | ||
摘要 | 本发明的设计支持系统100包括:LSI库10,储存各LSI的额定特性;去耦电容器库20,储存各电容器的额定特性;PCB库30,储存各电源布线的截面结构;去耦电容器搜索单元40,其使用LSI库10和去耦电容器库20;电源布线确定单元50,其使用去耦电容器搜索单元40、LSI库10和PCB库30所得到的结果;以及设计结果输出单元60,其输出从电源布线确定单元50收到的结果。这三个库中的数据可以被更新或加入新数据。 | ||
申请公布号 | CN1294365A | 申请公布日期 | 2001.05.09 |
申请号 | CN00130215.9 | 申请日期 | 2000.10.27 |
申请人 | 日本电气株式会社 | 发明人 | 入野仁;安道德昭;和深裕;远矢弘和 |
分类号 | G06F17/50;H05K3/00 | 主分类号 | G06F17/50 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;方挺 |
主权项 | 1.一种电源去耦电路设计方法,用于电源布线的印刷电路板布线图形,该电源布线从半导体集成电路的电源端伸出到电源层或主电源线;还用于一种印刷电路板,其中通过所述电源层和主电源线之一向该印刷电路板提供直流;以及用于设计去耦电容器,其位于所述电源端和接地层或用于印刷电路板的接地布线之间,该方法包括如下步骤:根据所述半导体集成电路的操作,事先设置从直流电源流向所述电源端的电荷量、所述直流的直流电压和所述电源端的端电压、在所述电源去耦电路中允许的电压变化、以及伴随所述半导体集成电路操作的高频电流成分中电流减小的比率;将所述电荷量除以所述端电压,以获得所述半导体集成电路的负载电容;将所述直流电压与所述负载电容相乘,并将乘积除以所述允许的电压变化;用所述相除的结果设计所述电源去耦电容器;将所述电流减少的比率乘上由所述电源去耦电容器得到的阻抗;和用采用所述相乘的结果得到的电源去耦电感器设计所述印刷电路板布线图形。 | ||
地址 | 日本东京 |