| 摘要 |
在本发明之具有假记忆胞之静态半导体记忆装置，该SRAM假记忆胞3，系藉由第1及第2之N通道MOS电晶体27、28而置换正规记忆胞2负荷用之第1及第2之P通道MOS电晶体21、22，对于N通道MOS电晶体27之闸极及源极，分别施加电源电位及接地电位。在字元线WL开始上升至「H」位准时，则存取用之第3及第4之N通道MOS电晶体25、26呈导通，由假位元线DBL开始，透过第3之N通道MOS电晶体25、23、27、第1之N通道MOS电晶体及驱动用之第5之N通道MOS电晶体，流出电流至接地电位GND之线。因此，假位元线DBL之电位降低速度系比起位元线BL或／BL之电位降低速度，还更加地快速。因此，能够容易使得动作时序，成为最适当化，使得动作限度变高。 |
