| 主权项 |
1.一种用以检测在硬碟机之写入磁头故障之电路,该写入磁头具一线圈,该电路包括:与该线圈的第一端耦合于节点a之第一电阻;与该线圈的第二端耦合于节点b之第二电阻;以及一与该第一与第二电阻耦合于共同节点c之开关,其中藉由对跨越该节点a、b与c之电压分析,可检测该写入磁头线圈之故障。2.如申请专利范围第1项之电路,其中开路故障系藉由对跨越节点a与b之电压分析而检测,以及其中短路接地系藉由对跨越节点a与c之电压分析而检测。3.如申请专利范围第2项之电路,更包括耦合至该节点a、b与c之逻辑电路,以检测该写入磁头故障。4.如申请专利范围第3项之电路,其中该逻辑电路包括一写入磁头开路检测比较器与一写入短路检测比较器。5.如申请专利范围第3项之电路,其中第一预定直流电输入至节点a,其中当跨越节点a与b之电压达到第一临界电压时,即以该逻辑电路检测在该写入磁头线圈上的开路故障,其中写入磁头正常状况之检测系当跨越节点a与b之电压低于第二临界电压时,其中该第一临界电压至少为该第二临界电压的10倍。6.如申请专利范围第3项之电路,其中当跨越节点a与c之电压低于第三临界电压时,即以该逻辑电路检测在该写入磁头线圈上的短路故障,其中写入磁头正常状况之检测系当跨越节点a与c之电压大于第四临界电压时,其中该第四临界电压至少为该第三临界电压的10倍。7.如申请专利范围第3项之电路,其中该第一与第二电阻之値相同,其中该开关包括一电晶体,其中该电晶体之闸极耦合至电压源,其中该电晶体经调整可选择耦合该节点c于接地。8.一种用以检测在硬碟机之写入磁头故障之电路,该写入磁头具一线圈,该电路所含之前置放大器包括:与该线圈的第一端耦合于节点a之第一电阻;与该线圈的第二端耦合于节点b之第二电阻;以及一与该第一与第二电阻耦合于共同节点c之开关,其中藉由对跨越该节点a、b与c之电压分析,可检测该写入磁头线圈之故障。9.如申请专利范围第8项之电路,其中开路故障系藉由对跨越节点a与b之电压分析而检测,以及其中短路接地系藉由对跨越节点a与c之电压分析而检测。10.如申请专利范围第9项之电路,其中该第一与第二电阻之値相同,其中该开关包括一电晶体,其中该电晶体之闸极耦合至电压源,其中该电晶体经调整可选择耦合该节点c于接地。11.如申请专利范围第9项之电路,更包括耦合至该节点a、b与c之逻辑电路,以检测该写入磁头故障。12.如申请专利范围第11项之电路,其中该逻辑电路包括一写入磁头开路检测比较器与一写入短路检测比较器。13.如申请专利范围第9项之电路,其中第一预定直流电输入至节点a,其中当跨越节点a与b之电压达到第一临界电压时,即以该逻辑电路检测在该写入磁头线圈上的开路故障,其中写入磁头正常状况之检测系当跨越节点a与b之电压低于第二临界电压时,其中该第一临界电压至少为该第二临界电压的10倍。14.如申请专利范围第9项之电路,其中当跨越节点a与c之电压低于第三临界电压时,即以该逻辑电路检测在该写入磁头线圈上的短路故障,其中写入磁头正常状况之检测系当跨越节点a与c之电压大于第四临界电压时,其中该第四临界电压至少为该第三临界电压的10倍。15.如申请专利范围第8项之电路,其中该故障检测系于硬碟机之静态模式期间实行。16.一种用以检测在硬碟机之写入磁头故障之方法,该写入磁头具一线圈,步骤包括:耦合该线圈的第一端与第一电阻于节点a;耦合该线圈的第二端与第二电阻于节点b;耦合开关与该第一与第二电阻于共同节点c;以及藉由对跨越该节点a与b或节点a与c之电压分析,检测该线圈之故障。17.如申请专利范围第16项之方法,其中该检测步骤系于该硬碟机之静态模式期间实行。18.如申请专利范围第16项之方法,更包括步骤如:以逻辑电路检测该故障;施加预定之直流电流于该节点a;以及关闭该开关,其中该第一与第二电阻之値相同。19.如申请专利范围第18项之方法,其中当跨越节点a与b之电压达到第一临界电压时,即检测在该写入磁头线圈上的开路故障,其中写入磁头正常状况之检测系当跨越节点a与b之电压低于第二临界电压时,其中该第一临界电压至少为该第二临界电压的10倍。20.如申请专利范围第18项之方法,其中当跨越节点a与c之电压低于第三临界电压时,即以该逻辑电路检测在该写入磁头线圈上的短路故障,其中写入磁头正常状况之检测系当跨越节点a与c之电压大于第四临界电压时,其中该第四临界电压至少为该第三临界电压的10倍。21.如申请专利范围第16项之方法,更包括下列步骤:以预定期间延迟故障检测之步骤,以避免暂态故障检测。图式简单说明:图1阐释前述技艺之硬碟机系统;图2系本发明之写入磁头故障检测电路之最佳模式之示例性具体例概略图;图3阐释本发明之概略图,并同示例性电流、电压与电阻値;图4所示系本发明之逻辑电路概略图,其中有两个供写入开路与短路检测之比较器;图5所示系逻辑电路之写入开路检测比较器概略图;图6阐释在硬碟机系统中实行之本发明;以及图7所示系对本发明之写入磁头故障电路之故障检测功能之时序图。 |
