| 摘要 |
被揭露的是一种当在外部存取与内部存取之间有竞争时缩短外部存取时间的半导体记忆体装置。该半导体记忆体装置包括一仲裁器，其接收一个用于进入一第一存取模式(外部存取)的第一进入讯号与一个用于进入一第二存取模式(内部存取)的第二进入讯号并且根据该第一和第二进入讯号之接收的顺序来决定该第一和第二存取模式的优先权。该仲裁器根据该被决定的优先权来连续地产生一个对应于该第一进入讯号的第一模式触发讯号和一个对应于该第二进入讯号的第二模式触发讯号。当该仲裁器于一个在该第二存取模式业已被决定具有优先权之后之一预定的周期之内被供应有该第一进入讯号时，该仲裁器比该第二存取模式优先地执行该第一存取模式。 |
