| 摘要 |
一种处理器，包括一存取一实体记忆体之受一位址控制之记忆体埠。一处理单元，执行储存在该记忆体内的指令，及／或在储存在该记忆体内的资料上运作。一位址产生单元(“AGU”)产生一控制该记忆体存取之位址；该AGU系与一复数个N暂存器有关，该暂存器在位址产生机制的控制下致能该AGU产生该位址。一记忆体单元被一运算激发，用于储存／载入该N暂存器中的k个暂存器，其中2＜＝k＜＝N。为达此目的，该记忆体单元包括一连接器，用于将该k个暂存器连接至一记忆体字组，该字组经由该记忆体埠写入该记忆体；以及一分离一字组的分离器，该字组经由该记忆体埠从该记忆体读取至该k个暂存器内。 |
