发明名称 | 共享总线上的比特分配以促成检错优化 | ||
摘要 | 公开了涉及促成共享总线上的检错优化的各个方面。主控设备耦合至从动设备,并且在主控设备与从动设备之间经由控制数据总线促成字的经编码通信。经编码通信是根据一协议来编码的,该协议分配经编码通信的多个最低有效比特以促成使检错常数最大化。该协议分配该多个最低有效比特以包括至少一个附加检错比特或者该字的数据部分的至少第一最高有效比特。 | ||
申请公布号 | CN106068505A | 申请公布日期 | 2016.11.02 |
申请号 | CN201580010556.1 | 申请日期 | 2015.02.28 |
申请人 | 高通股份有限公司 | 发明人 | S·森戈库 |
分类号 | G06F13/42(2006.01)I | 主分类号 | G06F13/42(2006.01)I |
代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 唐杰敏 |
主权项 | 一种设备,包括:耦合至控制数据总线的处理器,其中所述处理器被配置成促成字在主控设备与从动设备之间经由所述控制数据总线的经编码通信,并且其中所述经编码通信是根据分配所述经编码通信的多个最低有效比特以促成使检错常数最大化的协议来编码的,所述协议分配所述多个最低有效比特以包括至少一个附加检错比特或所述字的数据部分的至少第一最高有效比特。 | ||
地址 | 美国加利福尼亚州 |