| 摘要 |
一种多核心晶片(MCC)，具有复数处理器核心，包含一依循EKE1149.1联合测试动作群组(JointTestActionGroup，JTAG)标准之分层测试构造，该标准将现存之标准测试构造定义在每一处理器核心内以容许对核心做晶片等级之计划内建自我测试(BIST)操作。该MCC包含边界扫描逻辑、一晶片等级之依循JTAG之测试存取埠(TAP)控制器、一晶片等级之主BIST控制器及一测试接脚介面。每一处理器核心包含一依循JTAG之TAP控制器及一个或更多之BIST致能记忆体阵列。该晶片TAP控制器包含一个或更多使用者定义之暂存器，包含一核心选择暂存器及一测试模式暂存器。该核心选择暂存器储存复数核心选择位元，可选择用于BIST操作之相对应之处理器核心。 |
