| 发明名称 | 时钟发生器 | ||
| 摘要 | 本发明提供一种时钟发生器,其可以以足够精确的步进选择输出时钟频率,而不需要比输出时钟频率更高的频率,给IC芯片带来高性能和低能耗,一个时钟发生器包括一个PLL电路(3,4,5和6),它通过对标准时钟信号进行频率倍乘产生输出时钟信号,一个可变分频器(2),通过对输入时钟信号进行分频得到供给所述PLL电路的标准时钟信号;以及一个控制装置(7),用于有选择地控制可变分频器(2)的分频系数。 | ||
| 申请公布号 | CN1209692A | 申请公布日期 | 1999.03.03 |
| 申请号 | CN98115152.3 | 申请日期 | 1998.05.30 |
| 申请人 | 日本电气株式会社 | 发明人 | 川村隆裕 |
| 分类号 | H03L7/197 | 主分类号 | H03L7/197 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王岳;叶恺东 |
| 主权项 | 1、一种时钟发生器包括：一个PLL(锁相环路)电路，通过对标准时钟信号进行频率倍乘产生一个输出时钟信号；一个可变分频器(2)，通过对输入时钟信号进行分频得到供给所述PLL电路的标准时钟信号；以及一个控制装置(7)，用于有选择地控制所述可变分频器(2)的分频系数。 | ||
| 地址 | 日本东京都 | ||