| 主权项 |
2.依申请专利范围第1项之半导体装置,其中该渠沟中的该内连线层具有用于形成接触孔的遮罩的功能,从而可以在沈积另一绝缘膜于该绝缘膜上时,选择形成或不形成孔洞。3.依申请专利范围第1项之半导体装置,其中该渠沟中的该内连线层系形成为沿着该渠沟之侧表面的侧壁,其内部形成有该接触窗用之一孔洞,该接触窗系自对准到内连线层。4.依申请专利范围第1项之半导体装置,其中,当形成该接触窗时,形成在该渠沟内的该内连线层中的孔洞系藉由以导电材料填满整个接触窗的孔所形成。5.一种半导体装置的制造方法,该半导体装置具有多层内连线构造,该多层内连线构造包含一内连线层与一接触窗,该内连线层系设于绝缘膜中的渠沟内,该接触窗将上内连线层与下内连线层连接,或将内连线层与基板连接;该半导体装置的制造方法包含以下步骤:于该渠沟内部形成内连线层,于该内连线层形成用以在该内连线层中形成一接触孔的孔洞,并以形成有孔洞的该内连线层作为遮罩形成一接触孔。6.依申请专利范围第5项之半导体装置的制造方法,其中藉由形成孔洞于该渠沟内的内连线层中,当沈积另一绝缘膜于该绝缘膜上时,选择形成或不形成接触窗,以便任意形成该接触窗。7.依申请专利范围第5项之半导体装置的制造方法,其中该内连线层系形成为沿着该渠沟之侧表面的侧壁,在其中形成用于该接触窗一孔洞,且其中该接触窗系自对准到内连线层。8.依申请专利范围第5项之半导体装置的制造方法,其中经由该内连线层中的孔洞以导电材料填满该接触孔。9.依申请专利范围第5项之半导体装置的制造方法,其中使用该渠沟的渠沟宽度的相对尺寸以选择性形成内连线层,其中在一个制程步骤与相同的制程步骤中形成一接触孔与藉由填满渠沟形成一内连线层。图式简单说明:图1(a)为显示本发明之第一与第二实施例中所使用的遮罩图案的图,与图1(b)为显示内有接触孔用孔洞的内连线层与藉由填满渠沟所形成的内连线层,此等系使用图1(a)所示之遮罩图案,使用一个制程步骤与相同的制程步骤而选择性形成。图2(a)-(c)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时形成接触窗。图3(a)-(c)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时形成接触窗。图4(a)-(c)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时形成接触窗。图5(a)-(b)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时选择是否欲形成接触窗。图6(a)-(b)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时选择是否欲形成接触窗。图7(a)-(b)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时选择是否欲形成接触窗。图8(a)-(b)为显示依照本发明之半导体装置的制造方法的制程顺序的剖面图,其中在沈积另一绝缘膜于绝缘膜上时选择是否欲形成接触窗。图9(a)-(c)为显示习知技术之制程顺序的剖面图。图10(a)-(c)为显示习知技术的制程顺序的剖面图。 |
