保护凸出电极之晶圆级封装制程

摘要

一种晶圆级封装制程，一光阻层系形成于所提供晶圆之正面上，并在该光阻层之开孔形成有复数个凸起电极，再研磨该晶圆之背面，研磨后方移除该光阻层，使得该些凸起电极显露出，利用该光阻层达到该些凸起电极之形成与研磨时对该些凸起电极之保护，较佳地，在该晶圆之正面与背面分别形成有一应力缓冲层及一防翘曲层。五、(一)、本案代表图为：第__2G__图(二)、本案代表图之元件代表符号简单说明：20 晶圆21 正面 22 背面23 焊垫30 重分配线路层 31 第一端 32 第二端40 应力缓冲层 41 开孔 42 导电元件50 光阻层 51 开孔60 凸起电极81 研磨载台 82 研磨头

主权项

1.一种晶圆级封装制程,包含:提供一晶圆,该晶圆系具有一正面、一背面以及复数个设于该正面之焊垫;形成一应力缓冲层于该晶圆之正面;形成一光阻层于该应力缓冲层,且该光阻层具有复数个开孔;形成复数个凸起电极于该光阻层之开孔,且该些凸起电极系电性连接至对应焊垫;研磨该晶圆之背面,其中该晶圆系保持覆盖有该光阻层;及移除该光阻层,以显露出该些凸起电极。2.如申请专利范围第1项所述之晶圆级封装制程,其另包含之步骤有:在研磨步骤之后,形成一防翘曲层于该晶圆之背面,用以修正该具有应力缓冲层之晶圆之翘曲度。3.如申请专利范围第2项所述之晶圆级封装制程,其中该防翘曲层之固化收缩率系不小于该应力缓冲层之固化收缩率。4.如申请专利范围第2项所述之晶圆级封装制程,其中该防翘曲层之形成厚度系介于50~300微米。5.如申请专利范围第1项所述之晶圆级封装制程,其中在研磨步骤之中,该光阻层系吸附于一研磨载台。6.如申请专利范围第1项所述之晶圆级封装制程,其另包含之步骤有:在提供该晶圆之步骤后,形成一重分配线路层于该晶圆之正面。7.如申请专利范围第1项所述之晶圆级封装制程,其另包含之步骤有:在移除该光阻层之步骤后,回焊该些凸起电极。8.一种保护凸起电极之晶圆背面研磨制程,包含:提供一晶圆,该晶圆系具有一正面、一背面以及复数个设于该正面之焊垫;形成一光阻层于该晶圆之正面,且该光阻层具有复数个开孔;形成复数个凸起电极于该光阻层之开孔;研磨该晶圆之背面,其中该晶圆系保持覆盖有该光阻层;及移除该光阻层,以显露出该些凸起电极。9.如申请专利范围第8项所述之保护凸起电极之晶圆背面研磨制程,其中在研磨步骤之中,该光阻层系吸附于一研磨载台。10.如申请专利范围第8项所述之保护凸起电极之晶圆背面研磨制程,其另包含之步骤有:在提供该晶圆之步骤后,形成一重分配线路层于该晶圆之正面。11.如申请专利范围第8项所述之保护凸起电极之晶圆背面研磨制程,其另包含之步骤有:在移除该光阻层之步骤后,回焊该些凸起电极。图式简单说明:第1图:依照本发明之晶圆级封装制程之流程示意图;及第2A至2J图:依照本发明之晶圆级封装制程,所提供之晶圆在各制程中之截面示意图。