延伸微处理器地址模式的装置及方法

摘要

本发明涉及一种装置及方法，用于扩充一微处理器指令集，以提供更大的地址。该装置包括一转译逻辑器与一延伸执行逻辑器。该转译逻辑器将一延伸指令转译成一相关的微指令序列，由该微处理器执行，其中该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定一延伸地址模式，用于一运算所对应的地址计算；其中该延伸地址模式是无法由一既有指令集加以指定。该延伸前置码标记则指出该延伸前置码，且是原本该既有指令集内另一依据架构所指定的运算码。该延伸执行逻辑器耦接至转译逻辑器，用以接收该相关的微指令序列，并依据该延伸地址模式执行该地址计算，以产生一延伸地址。

主权项

1.一种用以延伸一微处理器的地址模式的装置，其特征在于，它包括：一转译逻辑器，用以将一延伸指令转译成一相关的微指令序列，由该微处理器执行；其中该延伸指令包括：一延伸前置码，用以指定对应一运算的地址计算的一延伸地址模式，该延伸地址模式不能由一既有指令集加以指定；以及一延伸前置码标记，用以指出该延伸前置码，该延伸前置码标记是原本该既有指令集内另一依据架构所指定的运算码；以及一延伸执行逻辑器，耦接至该转译逻辑器，用以接收该相关的微指令序列，并依据该延伸地址模式执行该地址计算，以产生一延伸地址，其中该转译逻辑器包括：一逸出指令检测逻辑器，用于检测该延伸前置码标记；一指令译码逻辑器，用以决定所要执行的该运算；以及一延伸译码逻辑器，耦接至该逸出指令检测逻辑器与该指令译码逻辑器，用以决定该延伸地址模式，并于该相关微指令序列内指定该延伸地址模式。