| 主权项 |
1.一种记忆体之制造方法,该方法包含:形成一个或复数个场效介电层区域,以使一半导体基板的主动区域彼此绝缘,其中,该场效介电层区域的顶端面位于该半导体基板的顶端面之上;使该场效介电层区域进行一蚀刻,该蚀刻包含一水平部分,以挖除一个或复数个该场效介电层区域之侧壁;以及形成第一导电层于该基板之上,该第一导电层具有一个或复数个侧壁毗连该一个或复数个场效介电层区域之侧壁,该第一导电层提供一个或复数个浮置闸给一个或复数个非挥发性记忆单元。2.如申请专利范围第1项所述之方法,其中该第一导电层形成以致于其顶端面不高于该场效介电层区域之该顶端面。3.如申请专利范围第2项所述之方法,其中该第一导电层形成使其顶端而与该场效介电层区域之该顶端面一样平坦,且该方法进一步包含,于形成该第一导电层之后,蚀刻该场效介电层区域,以降低该场效介电层区域之该顶端面至低于该第一导电层之该顶端面的程度。4.如申请专利范围第1项所述之方法,其中形成该一个或复数个场效介电层区域包含:形成一第一层于该半导体基板之上;形成一个或复数个开口于该第一层之上;通过该一个或复数个开口蚀刻该基板,以形成一个或复数个沟渠;利用介电层填满该一个或复数个沟渠,其中该介电层提供该一个或复数个场效介电层区域;以及移除至少该第一层的一部分,以暴露一个或复数个该场效介电层区域之侧壁。5.如申请专利范围第1项所述之方法,该方法进一步包含,于形成该第一导电层之前,形成一第二介电层于该半导体基板之上,以绝缘该一个或复数个浮置闸与该主动区域,其中该主动区域位于该浮置闸之下,位于该浮置闸之下的该主动区域成为该一个或复数个非挥发性记忆单元之该主动区域。6.如申请专利范围第1项所述之方法,该方法进一步包含:形成一介电层于该第一导电层之上;以及形成一第二导电层于该介电层之上,其中该介电层形成于该第一导电层之上,该第二导电层提供一控制闸予每个该非挥发性记忆单元。7.一种记忆体之制造方法,该方法包含:形成一第一层于一半导体基板之上;以及形成一个或复数个开口于该第一层;通过该一个或复数个开口蚀刻该基板,以形成一个或复数个沟渠;形成一第一介电层于该沟渠,该第一介电层延伸于该半导体基板之上;移除至少该第一层的一部分,以暴露该第一介电层之侧壁;蚀刻该第一介电层之侧壁,以挖除该侧壁;以及形成一第一导电层于该基板之上,该第一导电层具有一侧壁毗连该第一介电层之该侧壁,该第一导电层提供一个或复数个浮置闸给一个或复数个非挥发性记忆单元。8.如申请专利范围第7项所述之方法,其中该第一导电层形成以致于其顶端面不高于该第一介电层之该顶端面。9.如申请专利范围第8项所述之方法,其中该第一导电层形成使其顶端面与该第一介电层之该顶端面一样平坦,且该方法进一步包含,于形成该第一导电层之后,蚀刻该第一介电层,以降低该第一介电层之该端面至低于该第一导电层之该端面的程度。10.如申请专利范围第7项所述之方法,其中该第一层包含一氮化矽层,且该第一介电层之侧壁由氧化矽所组成。11.如申请专利范围第10项所述之方法,其中该第一层包含一氧化矽层,且一氮化矽层形成于该氧化矽层之上。12.如申请专利范围第7项所述之方法,该方法进一步包含,于形成该第一导电层之前,形成一第二介电层于该半导体基板之上,以绝缘该一个或复数个浮置闸与位于该沟渠之间的基板区域,该介于沟渠之间的基板区域包含该一个或复数个非挥发记忆单元之主动区域。13.如申请专利范围第7项所述之方法,该方法进一步包含:形成一介电层于该第一导电层之上;以及形成第二导电层于该介电层之上,其中该介电层形成于该第一导电层之上,该第二导电层提供一控制闸予每个非挥发性记忆单元。图式简单说明:第一图~第七图:其显示制造过程中一先前技术非挥发性记忆体之剖面图。第八图~第十六图,第十七图A与第十七图B:其显示根据本发明的制造过程中一非挥发性记忆体结构之剖面图。 |
