| 主权项 |
1.一种埋入式电容器介层窗之制造方法,该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层,其中,该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁,该方法至少包含:形成一介电层覆盖该埋入式电容器及该基底;以及形成一介层窗于该介电层之内以暴露出该埋入式电容器的侧壁。2.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中形成该电容介电层的材质可以为氧化矽、氮化矽或高介电系数金属氧化物。3.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中该埋入式电容器适用于一随机存取记忆体。4.如申请专利范围第3项所述之埋入式电容器介层窗之制造方法,其中该随机存取记忆体可以为动态随机存取记忆体或单一电晶体静态随机存取记忆体。5.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中形成该介电层之材质为氧化矽或低介电系数材质。6.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中形成该基底表面更具有一氧化层。7.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中形成该下电极的材质为多晶矽、掺杂多晶矽或金属。8.如申请专利范围第1项所述之埋入式电容器介层窗之制造方法,其中形成该上电极的材质为多晶矽、掺杂多晶矽或金属。9.一种动态随机存取记忆体埋入式电容器介层窗之制造方法,该方法适用于具有一电晶体之一基底之上,一第一介电层覆盖该电晶体,一接触插塞位于该第一介电层之内并电性连接该电晶体之汲极,该方法至少包括:形成一下电极于该第一介电层之上并与该第一接触插塞电性连接;形成一电容介电层覆盖该下电极及该第一介电层;形成一上电极覆盖该电容介电层;形成一抗反射层于该上电极之上;进行一第一微影蚀刻制程以定义一埋入式电容器,其中,该埋入式电容器位于该第一介电层上之侧壁系由该抗反射层、该上电极及该电容介电层所组成;形成一第二介电层覆盖该第一介电层及该埋入式电容器;以及进行一第二微影蚀刻制程形成一介层窗及一接触窗,其中,该接触窗暴露出该埋入式电容器之侧壁,该接触窗暴露出该电晶体之源极。10.如申请专利范围第9项所述之动态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该第一介电层之材质为氧化矽或低介电系数材质。11.如申请专利范围第9项所述之动态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该第二介电层之材质为氧化矽或低介电系数材质。12.如申请专利范围第9项所述之动态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该下电极的材质为多晶矽、掺杂多晶矽或金属。13.如申请专利范围第9项所述之动态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该上电极的材质为多晶矽、掺杂多晶矽或金属。14.如申请专利范围第9项所述之动态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该电容介电层的材质可以为氧化矽、氮化矽或高介电系数金属氧化物。15.一种单一电晶体静态随机存取记忆体埋入式电容器介层窗之制造方法,该方法适用于具有一浅沟渠隔离结构之一基底之上,该基底表面具有一氧化层,该浅沟渠隔离结构具有至少一开口,该方法至少包括:形成一下电极于该开口之内;形成一电容介电层覆盖该下电极及该氧化层;形成一上电极于该电容介电层之上;形成一抗反射层于该上电极之上;进行一第一微影蚀刻制程以定义一埋入式电容器,其中,该埋入式电容器位于该氧化层上之侧壁系由该抗反射层、该上电极及该电容介电层所组成;形成一介电层覆盖该垫氧化层及该埋入式电容器;以及进行一第二微影蚀刻制程形成一介层窗及一接触窗,其中,该接触窗暴露出该埋入式电容器之侧壁,该接触窗暴露出位于该基底上一逻辑元件区之一导体结构。16.如申请专利范围第15项所述之单一电晶体静态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该介电层之材质为氧化矽或低介电系数材质。17.如申请专利范围第15项所述之单一电晶体静态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该下电极的材质为多晶矽、掺杂多晶矽或金属。18.如申请专利范围第15项所述之单一电晶体静态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该上电极的材质为多晶矽、掺杂多晶矽或金属。19.如申请专利范围第15项所述之单一电晶体静态随机存取记忆体埋入式电容器介层窗之制造方法,其中形成该电容介电层的材质可以为氧化矽、氮化矽或高介电系数金属氧化物。20.一种埋入式电容器介层窗之制造方法,该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层,其中,该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁,该方法至少包含:形成一介电层覆盖该埋入式电容器及该基底;以及形成复数个介层窗于该介电层之内,其中,至少一该些介层窗之中心与该侧壁的距离与其他该些介层窗之中心与该侧壁的距离不同,以确保有效地暴露出该埋入式电容器的侧壁。21.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中形成该电容介电层的材质可以为氧化矽、氮化矽或高介电系数金属氧化物。22.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中该埋入式电容器适用于一随机存取记忆体。23.如申请专利范围第22项所述之埋入式电容器介层窗之制造方法,其中该随机存取记忆体可以为动态随机存取记忆体或单一电晶体静态随机存取记忆体。24.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中形成该介电层之材质为氧化矽或低介电系数材质。25.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中形成该下电极的材质为多晶矽、掺杂多晶矽或金属。26.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中形成该上电极的材质为多晶矽、掺杂多晶矽或金属。27.如申请专利范围第20项所述之埋入式电容器介层窗之制造方法,其中形成该基底表面更具有一氧化层。28.一种介层窗结构,包括至少一介层窗,适用于埋入式电容器之上,该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层,其中,该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁,其特征在于:该介层窗暴露出该侧壁。29.如申请专利范围第28项所述之介层窗结构,其中该埋入式电容器适用于一随机存取记忆体。30.如申请专利范围第29项所述之介层窗结构,其中该随机存取记忆体可以为动态随机存取记忆体或单一电晶体静态随机存取记忆体。31.一种介层窗结构,包括复数个介层窗,适用于埋入式电容器之上,该埋入式电容器位于一基底之上且具有一下电极、一电容介电层、一上电极及一抗反射层,其中,该电容介电层、该上电极及该抗反射层组成该埋入式电容器的侧壁,其特征在于:至少一该些介层窗之中心与该侧壁的距离与其他该些介层窗之中心与该侧壁的距离不同以暴露出该侧壁。32.如申请专利范围第31项所述之介层窗结构,其中该埋入式电容器适用于一随机存取记忆体。33.如申请专利范围第32项所述之介层窗结构,其中该随机存取记忆体可以为动态随机存取记忆体或单一电晶体静态随机存取记忆体。图式简单说明:第1图系绘示依照本发明第一较佳实施例的一种动态随机存取记忆体之埋入式电容器介层窗之制造方法剖面示意图;第2图系绘示依照本发明第二较佳实施例的一种单一电晶体静态随机存取记忆体之埋入式电容器介层窗之制造方法剖面示意图;第3A图系绘示依照本发明第三较佳实施例的一种单一电晶体静态随机存取记忆体之埋入式电容器介层窗之制造方法之俯视示意图;第3B图系绘示依照第3A图之剖面线Ⅰ-Ⅰ'所绘示之剖面示意图;第4A图系绘示如第3A图所示之介层窗制程发生误对准的情形之俯视示意图;第4B图系绘示依照第4A图之剖面线Ⅱ-Ⅱ'所绘示之剖面示意图;第5图系绘示一种单一电晶体静态随机存取记忆体之埋入式电容器介层窗之制造方法之俯视示意图;以及第6图系绘示一运用本发明所制造之电路的电压与电流的对应图。 |
