INTEGRATED MEMORY AND CORRESPONDING OPERATING METHOD

摘要

Der integrierte Speicher weist einen differentiellen Leseverstärker (SA) auf, der über einen Multiplexer (MUX) mit drei Bitleitungen (BLi) verbunden ist. Der Multiplexer (MUX) verbindet in Abhängigkeit seiner Ansteuerung einen Differenzeingang des Leseverstärkers (SA) elektrisch mit jeweils zwei beliebigen der drei mit ihm verbundenen Bitleitungen (BLi).