| 摘要 |
본 발명의 실시 예에 따른 반도체 장치는 셀 영역 및 주변 영역을 포함하는 기판; 상기 셀 영역에서 상기 기판 상에 적층된 셀 적층체; 상기 셀 적층체를 관통하는 일체의 채널막; 상기 주변 영역에 형성된 구동 트랜지스터; 및 상기 구동 트랜지스터에 연결되고, 상기 채널막보다 짧은 2 이상의 콘택 플러그들의 적층 구조로 형성된 플러그 구조를 포함하고, 상기 콘택 플러그들 각각은 상기 셀 적층체의 일부와 동일한 높이에 배치된 부분을 가질 수 있다. |
