多屏显示拼接控制器

摘要

本发明公开了一种多屏显示拼接控制器，要解决的技术问题是提高控制器的抗干扰能力和稳定性，使图像内容不受任何损害，而且不会附加图像噪点。本发明的多屏显示拼接控制器，包括高清视频信号源和解码器，所述解码器输出的信号至显示分屏图像数据产生电路；显示分屏图像数据产生电路包括：锁相环、同步信号发生器、缓存控制器、缓存器和显示分屏内部电路。本发明与现有技术相比，由于主电路基于可编程逻辑器件FPGA和嵌入式系统设计，具有数字电路处理的优点，即抗干扰能力强，稳定性高，以单个像素为处理单位，对图像内容没有任何损害，不会附加图像噪点，完全满足高清晰度显示要求，可脱离计算机而独立运行，开机即可正常工作，速度快。

主权项

1.一种多屏显示拼接控制器，包括高清视频信号源和解码器，其特征在于：所述解码器输出的信号至显示分屏图像数据产生电路；显示分屏图像数据产生电路包括：接收解码器输出的行同步信号，用于锁相和倍频，并产生显示分屏图像数据的分数据时钟信号的锁相环；接收锁相环输出的分数据时钟信号和解码器输出的场同步信号，输出显示分屏图像数据的分同步信号和分数据有效信号的同步信号发生器；接收两组信号并控制缓存器的数据写入和读出操作的缓存控制器，所述一组信号来自解码器产生的同步信号、数据有效信号和数据时钟信号，用于控制缓存器的写入操作；另一组信号来自锁相环产生的分数据时钟信号和同步信号发生器产生的分同步信号和分数据有效信号，用于控制缓存器的读出操作；所述锁相环产生的分数据时钟信号、同步信号发生器产生的分同步信号和分数据有效信号也输入至显示分屏内部电路；所述缓存器接收解码器输出的图像数据信号，在缓存控制器控制下读出分屏图像数据信号并输送至相应的显示分屏内部电路。