半导体器件结构

摘要

本发明公开了一种半导体器件结构，其包含具有彼此绝缘性地紧邻且交错相嵌的两开口形结构的漏极结构，以及形成于相嵌处之间的源极结构、漏极延伸结构与栅极结构。藉由相互嵌合的开口形结构避免产生小曲率半径的电极终端，并可消除局部电场积聚效应以提高击穿电压。同时，透过彼此相嵌的结构配置，不仅降低导通电阻，更可有效运用空间，进而提升芯片上半导体器件积集度，以满足微型化电子器件的要求。

主权项

1. 一种半导体器件结构，其特征在于，包含有：一基板；一漏极结构，由彼此绝缘性地紧邻交错相嵌的两开口形结构形成于该基板上，且相嵌处的该两开口形结构间定义出两第一区域、两第二区域及一第三区域，其中该第一区域紧邻该开口形结构，该第二区域紧邻该第一区域，该第三区域介于该两第二区域间，各该开口形结构包含一第一阱、一第一掺杂区及一漏极电极，该漏极电极形成于该基板上，该第一掺杂区形成于该漏极电极下方的该基板中且与该漏极电极相连接，该第一阱形成于该基板中并围绕该第一掺杂区；一漏极延伸结构，形成于该基板中且位于该第一区域，该漏极延伸结构具有一漂移延伸区，该漂移延伸区与该第一阱相邻；一源极结构，形成于该基板中且位于该第三区域，该源极结构包含一第二阱、至少一第二掺杂区及一源极电极，其中该源极电极形成于该基板上，该至少一第二掺杂区形成于该源极电极下方的该基板中且与该源极电极相连接，该第二阱形成于该基板中且围绕该至少一第二掺杂区；以及一栅极结构，形成于该基板上且位于该第二区域，其包含一栅极绝缘层及一栅极电极，该栅极结构下方形成一场效沟道区。