发明名称 半导体封装基板之电性连接端结构及其制法
摘要 一种半导体封装基板之电性连接端结构及其制法,主要系于一基板表面之绝缘层上覆盖一导电膜,且在该导电膜上形成有第一图案化阻层,俾使该第一阻层具有第一开口以外露出该导电膜,接着于该第一开口内电镀形成一图案化线路层,再于该形成有图案化线路层之基板表面上覆盖第二图案化阻层,俾使该第二阻层具有第二开口以外露出欲作为电性连接垫区域之部分线路层,且该第二开口尺寸系大于该电性连接垫处之该第一开口尺寸,然后在该第一开口中之该电性连接垫上电镀形成有第一金属保护层,并使该第一金属保护层外露出该第一开口,以及在该第一金属保护层上电镀形成有第二金属保护层,俾使该第二金属保护层形成一盖状结构以覆盖住该第一金属保护层之上表面与侧边部分。
申请公布号 TW200520189 申请公布日期 2005.06.16
申请号 TW092134979 申请日期 2003.12.11
申请人 全懋精密科技股份有限公司 发明人 胡景文;陈建志;孙载福;王杏如
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号