主权项 |
1、一种在一微处理器中减少电力消耗的电路,其特征在于其包括:一第一指令解码器模块,该第一指令解码器模块的输入端用以接收一当前指令,该第一指令解码器模块用以判断该微处理器执行该当前指令是否需要存取一暂存器档案,并据以从该第一指令解码器模块的输出端输出一预定信号;一多工器,该多工器的选择输入端电性连接该第一指令解码器模块,用以接收一个与所述预定信号相对应的输入信号,并且当该第一指令解码器模块判断该微处理器执行该当前指令不需要存取暂存器档案时,所述输入信号会致使该多工器的第一输入端接收来自于一先前指令的暂存器数据,并将该先前指令的暂存器数据输出,以允许该微处理器执行来自于该先前指令的暂存器数据;一第二指令解码器模块,该第二指令解码器模块的输入端用以接收该当前指令,该第二指令解码器模块的输出端电性连接该多工器的第二输入端,该第二指令解码器模块用以识别与该当前指令相关联而欲存取的一暂存器档案,并且当该第一指令解码器模块判断该微处理器执行该当前指令需要存取该暂存器档案时,所述输入信号会致使该多工器的第二输入端接收该当前指令的暂存器数据,并将该当前指令的暂存器数据输出,以允许该微处理器执行来自于该当前指令的暂存器数据;以及一储存组件,该储存组件的输入端电性连接该第二指令解码器模块的输出端,该储存组件的输出端电性连接该多工器的第一输入端,用以储存或传递来自于该先前指令的暂存器数据,其中该储存组件由一第一正反器或一第一与门所构成。 |