| 发明名称 | 铜内连线的制作方法 | ||
| 摘要 | 本发明提供一种铜内连线的制作方法。首先，提供一半导体基底。接着，形成一介电层于上述半导体基底表面。接着，形成一开口于上述介电层内。然后，填充一含铜材质于上述开口内。接着，形成一硅层于上述含铜材质表面。最后，使上述硅层与上述含铜材质相互反应，以形成一铜化硅层覆盖于上述含铜材质表面。 | ||
| 申请公布号 | CN1630060A | 申请公布日期 | 2005.06.22 |
| 申请号 | CN200410069307.3 | 申请日期 | 2004.07.16 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 余振华;曾鸿辉 |
| 分类号 | H01L21/768;H01L21/3205 | 主分类号 | H01L21/768 |
| 代理机构 | 北京林达刘知识产权代理事务所 | 代理人 | 刘新宇 |
| 主权项 | 1.一种铜内连线的制作方法，其特征在于包括：提供一半导体基底；形成一介电层于上述半导体基底表面；形成一开口于上述介电层内；填充一含铜材质于上述开口内；形成一硅层于上述含铜材质表面；以及上述硅层与上述含铜材质相互反应，形成一铜化硅层覆盖于上述含铜材质表面。 | ||
| 地址 | 台湾省新竹市新竹科学工业园区力行六路八号 | ||