发明名称 FIELD EFFECT TRANSISTOR CONSTRUCTIONS AND MEMORY ARRAYS
摘要 일부 실시예에서, 트랜지스터는 하측 소스/드레인 영역, 제 1 절연 물질, 전도 게이트, 제 2 절연 물질, 및 상측 소스/드레인 영역을 가진 스택을 포함한다. 상기 스택은 수직 측벽을 갖고, 상기 수직 측벽은 상기 하측 소스/드레인 영역을 따라 하측부와, 상기 전도 게이트를 따라 중간부와, 상기 상측 소스/드레인 영역을 따라 상측부를 가진다. 상기 수직 측벽의 중간부를 따라 제 3 절연 물질이 위치한다. 제 3 절연 물질을 따라 채널 영역 물질이 위치한다. 채널 영역 물질은 상기 수직 측벽의 상측부 및 하측부에 맞닿는다. 채널 영역 물질은 3A 보다 크고 10IθA보다 작거나 같은 범위 내의 두께, 및/또는, 모노층 1개 내지 모노층 7개의 두께를 가진다.
申请公布号 KR20160104721(A) 申请公布日期 2016.09.05
申请号 KR20167021276 申请日期 2014.12.03
申请人 MICRON TECHNOLOGY, INC. 发明人 KARDA KAMAL M.;MOULI CHANDRA;SANDHU GURTEJ S.
分类号 H01L29/66;H01L21/02;H01L27/115;H01L27/24;H01L29/06;H01L29/24;H01L29/792 主分类号 H01L29/66
代理机构 代理人
主权项
地址