发明名称 降低半导体装置之有效介电常数之装置及方法
摘要 一种制造一结构之方法,包含提供具有一绝缘层之一结构及形成一次微影模板遮罩(sub lithographic template mask)于绝缘层上,绝缘层具有至少一内连线。藉由接近至少一内连线之次微影模板遮罩,使用一选择性蚀刻而蚀刻绝缘层。一上微影块状遮罩(supra lithographic blockingmask)也可能被使用。在另一方面,此方法包含于绝缘层上的罩盖(capping)层中形成次微影尺寸之缩减区域(pinch off section)。一种半导体结构包含绝缘层及形成于绝缘层之至少一管柱,其中,绝缘层具有至少一内连线特征。复数个次微影特征形成于绝缘层顶部上,且与至少一管柱连通。此复数个次微影特征具有一截面或直径小于任一至少一管柱。接近或在切割道及介层洞之上可能禁止形成一缝隙(gap)。
申请公布号 TW200529358 申请公布日期 2005.09.01
申请号 TW094101987 申请日期 2005.01.24
申请人 万国商业机器公司 发明人 丹尼尔C. 艾戴斯坦;马修E. 寇本;艾德华C. 柯尼 三世;堤摩西J. 达顿;约翰A. 费兹赛门斯;杰佛瑞P. 甘比诺;艾伯特E. 黄;麦可W. 蓝恩;文森A. 麦盖黑;李M. 倪秋森;撒田纳拉亚纳V. 尼塔;萨姆帕诗 普鲁修舍曼;苏嘉沙 山卡朗;汤玛士M. 修;安德鲁H. 赛门;安东尼K. 史坦普
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 蔡玉玲
主权项
地址 美国