Phase locked loop for generating a reference signal having a high spectral purity

摘要

La présente invention concerne une boucle à verrouillage de phase, incluant : un oscillateur (OSC) destiné à produire un signal de sortie Vlo, un diviseur de fréquence (DIV) destiné à recevoir le signal de sortie Vlo de l'oscillateur (OSC), et un détecteur de phase/fréquence (PD) destiné à comparer la fréquence FDIV du signal de sortie Vdiv du diviseur (DIV) avec celle d'un signal de comparaison (Vcomp), et à délivrer à l'oscillateur (OSC) un signal de réglage (Vtun) définissant sa fréquence d'oscillation. Une boucle à verrouillage de phase selon l'invention est munie de moyens de correction (PMOD) destinés à détecter une modulation de phase parasite appliquée au signal de sortie (Vlo) de l'oscillateur (OSC), et à appliquer au signal de comparaison (Vcomp) une modulation de phase similaire à ladite modulation de phase parasite. L'invention permet d'utiliser un diviseur de fréquence fractionnel-N, et donc de limiter le bruit généré par la boucle, sans pour autant altérer la pureté spectrale du signal de sortie (Vlo) de l'oscillateur (OSC). Application :: Syntoniseurs pour récepteurs de signaux de télévision et radiotéléphones. <IMAGE>