发明名称 多埠记忆体装置
摘要 一种多埠记忆体装置可避免在初始操作期间第一高资料之失败,以便可改善上述记忆体装置之可靠度及操作特性。上述多埠记忆体装置包括一总体资料汇流排,具有复数条汇流排线;复数个排组(bank),具有一电流感测型收发结构,用以与上述总体资料汇流排交换资料;一个或多个埠,具有一电流感测型收发结构,用以与上述总体资料汇流排交换资料;复数个开关,每一开关配置于上述对应排组与上述总体资料汇流排之汇流排线之间,用以选择性地将上述对应排组之一冗余行及复数个正规行中之一连接至上述总体资料汇流排;以及一控制单元,用以将上述复数个开关之导通期间限制成上述对应排组之实质操作期间。
申请公布号 TW200537520 申请公布日期 2005.11.16
申请号 TW093118309 申请日期 2004.06.24
申请人 海力士半导体股份有限公司 发明人 李日豪;金庚焕;李在真
分类号 G11C7/00 主分类号 G11C7/00
代理机构 代理人 何金涂;林荣琳
主权项
地址 韩国