| 发明名称 | 对阻抗滞后元件的存储器矩阵的驱动 | ||
| 摘要 | 一种存储器矩阵(10)，包括单元行和列，每一个单元(20)包括串联连接在所述单元(20)行端子和列端子之间的阻抗滞后元件(24)和阈值元件(22)。所述阻抗滞后元件(24)具有分别相反极性的分别较大和较小的滞后阈值。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行读取动作。所述电压差具有读取极性，使得单元(20)两端的电压趋于与较大滞后阈值相对应。在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行擦除动作，在所述擦除动作中集体地对选定行的全部单元(20)进行擦除。用于擦除动作的电压差具有读取极性。另外，在选定行中单元(20)的列端子和行端子之间施加电压差，以便执行写入动作。用于写入动作的电压差具有与较小的滞后阈值相对应的写入极性，用于对依据写入数据选定的单元(20)进行更新。 | ||
| 申请公布号 | CN100568391C | 申请公布日期 | 2009.12.09 |
| 申请号 | CN200680007357.6 | 申请日期 | 2006.02.28 |
| 申请人 | NXP股份有限公司 | 发明人 | 特尼斯·J·伊金克;皮埃尔·H·沃尔里;维克托·M·G·范艾科特;尼古拉斯·兰伯特;阿尔贝·W·马什曼 |
| 分类号 | G11C16/02(2006.01)I | 主分类号 | G11C16/02(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
| 主权项 | 1.一种集成电路，包括：存储器矩阵，包括单元行和列，每一个单元包括串联连接在所述单元行端子和列端子之间的阻抗滞后元件和阈值元件，所述阻抗滞后元件具有彼此相反极性的彼此较大和较小的滞后阈值；驱动器电路，设置成在可选择的行中单元的列端子和行端子之间施加电压差，以便执行读取动作、写入动作和擦除动作，在擦除动作中集体地擦除选定行的全部单元，用于读取和擦除动作的电压差具有与较大的滞后阈值的极性相对应的读取极性，并且用于写入动作的电压差具有与较小的滞后阈值的极性相对应的写入极性，用于对依据写入数据选定的单元进行更新。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||