发明名称 EFFICIENT ERROR CORRECTION IN PIPELINED ANALOG-TO-DIGITAL CONVERTERS
摘要 <p>L'invention concerne un procédé et un dispositif permettant de corriger les erreurs dans N mots numériques générés par N+1 numériseurs pipeline. Le procédé comprend les étapes suivantes: (1) synchronisation de N mots numériques par N groupes de registres pipeline; et (2) correction des N mots numériques synchronisés soit par une opération d'incrémentation, soit par une opération de décrémentation, sur la base d'une valeur d'ajustement.</p>
申请公布号 WO1999029042(A1) 申请公布日期 1999.06.10
申请号 US1998023135 申请日期 1998.10.29
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址