Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben

摘要

Die vorliegende Erfindung sieht eine Struktur einer Multi-Chip-Packung und ein Verfahren dazu vor und umfasst ein Substrat mit einem vorgebildeten Chipaufnahmehohlraum, der innerhalb der oberen Oberfläche des Substrats gebildet ist. Ein Chip ist innerhalb des Chipaufnahmehohlraums durch Ankleben angeordnet, und eine elastische dielektrische Schicht ist in den Zwischenraum zwischen dem Chip und dem Substrat gefüllt, um die thermisch-mechanische Spannung zu absorbieren; daher ist die Dicke der Packung reduziert, und eine CTE-Fehlanpassung ist vermindert. Die vorliegende Erfindung sieht ebenfalls eine Struktur für eine SIP mit höherer Funktionssicherheit und geringeren Herstellungskosten vor. Das Verfahren ist einfacher, und die Herstellung der Multi-Chip-Packung ist einfacher als die der herkömmlichen. Daher offenbart die vorliegende Erfindung eine Ausgangsverzweigungs-WLP mit geringerer Dicke und ein gutes CTE-Anpassungsverhalten.