发明名称 薄膜晶体管阵列基板制造方法
摘要 本发明涉及一种薄膜晶体管阵列基板制造方法,包括:在基板上沉积栅金属薄膜,通过第一次构图工艺形成包括栅线和栅电极的图形;在基板上依次沉积栅绝缘层、半导体层、掺杂半导体层、透明导电薄膜和源漏金属薄膜,采用带有狭缝的半色调或灰色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、薄膜晶体管沟道区域和像素电极的图形;在基板上沉积一层钝化层,通过第三次构图工艺形成包括栅线接口区域和数据线接口区域的图形。本发明通过三次构图工艺即可完成薄膜晶体管阵列基板的制备,减少了生产设备投入,缩短了生产时间,提高了生产效率,降低了生产成本。
申请公布号 CN101656232A 申请公布日期 2010.02.24
申请号 CN200810117997.3 申请日期 2008.08.19
申请人 北京京东方光电科技有限公司 发明人 刘翔;王章涛;谢振宇;陈旭;林承武
分类号 H01L21/84(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L21/84(2006.01)I
代理机构 北京同立钧成知识产权代理有限公司 代理人 曲 鹏
主权项 1.一种薄膜晶体管阵列基板制造方法,其特征在于,包括:步骤1、在基板上沉积栅金属薄膜,通过第一次构图工艺形成包括栅线和栅电极的图形;步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层、透明导电薄膜和源漏金属薄膜,采用带有狭缝的半色调或灰色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、薄膜晶体管沟道区域和像素电极的图形;步骤3、在完成步骤2的基板上沉积钝化层,通过第三次构图工艺形成包括栅线接口区域和数据线接口区域的图形。
地址 100176北京市经济技术开发区西环中路8号
您可能感兴趣的专利