| 摘要 |
Seitenpuffer für ein nichtflüchtiges Halbleiterspeicherbauelement mit – einer Ladezwischenspeichereinheit (110', 210, 310) zum Laden und Speichern eines Datenbits in einem Zwischenspeicherknoten (NLAT), – einem unidirektionalen Treiber (220, 320, 420) zum Empfangen des Datenbits von der Ladezwischenspeichereinheit (110', 210, 310) oder dem Zwischenspeicherknoten (NLAT) und Anlegen eines zugehörigen Schreibdatenbits auf eine mit einer Speicherzelle verbundene Bitleitung (BL), – einem Abtastdetektor (230, 330) zum Kippen eines logischen Zustands des in dem Zwischenspeicherknoten (NLAT) gespeicherten Datenbits relativ zu einem logischen Zustand eines korrespondierenden, auf der Bitleitung (BL) oder an einem Abtastknoten (NSEN) anliegenden Datenbits und – einer Pufferauswahleinheit (280, 280', 380) zum Empfangen des Schreibdatenbits von dem unidirektionalen Treiber (220, 320, 420) und selektiven Anlegen des Schreibdatenbits auf die Bitleitung (BL) in Abhängigkeit von einem Pufferauswahlsignal (PBSLT). |
