制作和CMOS电路集成在一起的异质结光电二极管的方法

摘要

一种通过在标准CMOS器件的预先指定的有源区域上选择性的外延生长/淀积形成薄膜p-i-n异结光电二极管的方法。该薄膜p-i-n光电二极管形成在有源区域(例如n+掺杂的区域)，并且在底部(衬底)一侧通过和特定的有源区域相应的“阱接触”而被接触。因为特定的有源区域只有一种类型的掺杂，因此没有实际的势阱。每一个光电二极管的顶部有一个形成在其上的独立的接触。在不需要改变任何为“纯粹”的CMOS工艺流程开发的步骤这个意义上，p-i-n光电二极管的选择性外延生长是标准化的。因为有源区域是外延淀积的，因此在外延工艺期间就有形成急剧的掺杂剖面和带隙机制的可能性，从而优化几个高性能的器件参数。这种和CMOS电路单片集成的新类型的光传感结构将光吸收有源区域从MOSFETs分离出来，因此而施加到光电二极管的偏压能够从MOSFETs的源，漏，栅和衬底(阱)之间的偏压独立出来。

主权项

1.一种制造和CMOS结构单片集成在一起的光电二极管模块的方法，其特征在于，它包含下述步骤：形成具有至少一个植入在其中的埋置阱半导体区域的半导体衬底，所述埋置阱半导体区域具有一个规定的极性，并且所述埋置阱半导体区域和相邻的CMOS结构电气隔离，在所述埋置阱半导体区域上外延生长光传感层，所述光传感层至少包括一种与其下方的埋置阱半导体区域有同样的极性的掺杂的半导体材料，在所述外延生长的光传感层的至少一个经选择的区域上淀积接触层，在所述外延生长的光传感层的每个经选择的区域顶部形成金属互连层，在所述外延生长的光传感层的未选择区域上淀积高度达到所述金属互连层的顶部的一个平面化的电介质层。