用于半导体记忆体装置之延迟锁定回路以及其方法

摘要

一种用于产生一延迟锁定时脉讯号之延迟锁定回路(DLL)包括：一延迟线单元，其用于根据一延迟量控制讯号来延迟一外部时脉讯号，藉此产生该延迟锁定时脉讯号；一除法器，其用于将该延迟锁定时脉讯号除以一基于一行位址选通(CAS)等待时间所判定之预定除数，藉此产生一经除法运算讯号；及一延迟线控制单元，其用于基于比较该外部时脉讯号与该经除法运算讯号之一经延迟讯号之相位的结果，来产生该延迟量控制讯号。